其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0042]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0043]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0044]这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0045]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0046]示意性实施例1
[0047]下面，参照图2A-图2E和图3来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。该方法为应用高k金属栅极技术的半导体器件的制造方法，用于提高器件性能和良率。
[0048]参照图2A-图2E，其中示出了本发明提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图。
[0049]步骤Al:提供形成有PMOS的伪栅极2001、伪栅极硬掩膜2002和偏移侧壁2003的半导体衬底200，在半导体衬底200上形成锗硅遮蔽层201，以所述锗硅遮蔽层201为掩膜对所述PMOS的源极和漏极区域进行刻蚀以在半导体衬底200上形成碗状沟槽203，如图2A所示。
[0050]其中，锗硅遮蔽层201可以为单层结构，比如可以为氮化硅(SiN)薄膜，也可以为多层结构，比如可以为氮化硅薄膜和氧化物薄膜组成的复合膜。
[0051]其中，所述刻蚀一般为干法刻蚀。在干法刻蚀过程中，锗硅遮蔽层201位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极1001的两侧形成了临时侧墙102，如图2A所
/Jn ο
[0052]其中，在本发明实施例中，形成锗硅遮蔽层201的步骤之前，还可以包括进行轻掺杂(LDD)处理的步骤，以防止短沟道效应。
[0053]作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有浅沟槽隔离2004(如图2A所示)，所述浅沟槽隔离2004将半导体衬底分为NMOS部分和PMOS部分。所述半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。当然，本发明实施例的半导体器件也可以仅包括PMOS器件而不包括NMOS器件，在此并不进行限定。
[0054]步骤A2:进行湿法刻蚀以在碗状沟槽203的基础上形成Sigma形沟槽204，如图2B所示。
[0055]与现有技术相同，在进行湿法刻蚀以形成Sigma型的沟槽的过程中，如同其他双向反应一样也会发生反向反应，导致从副产物反应生成的硅(Si)在伪栅极硬掩膜2002或临时侧墙202的表面重新生成，这些重新生成的硅中的一部分在湿法刻蚀结束时仍然存在，形成硅残留物205，如图2B所示。
[0056]其中，进行湿法刻蚀所采用的刻蚀液可以为有机碱或无机碱。示例性地，无机碱可以为KOH、NaOH, NH4OH等；有机碱可以为TMAH或EDP等。
[0057]步骤A3:对Sigma形沟槽204进行预清洗以去除沟槽204表面的氧化物，如图2C所示。
[0058]示例性地，该预清洗(pre-clean)采用的清洗液为氢氟酸(HF)。
[0059]为了表示简要，图2B至2C并未示出沟槽204表面的氧化物。经过预清洗，沟槽204表面的氧化物被去除，然而，传统的预清洗步骤不能去除掉位于伪栅极硬掩膜2002或临时侧墙202的表面硅残留物205。
[0060]步骤A4:对所述伪栅极硬掩膜2002和所述临时侧墙202的表面进行原位预清洗(pre-clean)o
[0061]示例性地,所述预清洗(pre-clean)为进行原位(in situ)HCl预清洗。经过原位HCl预清洗，在伪栅极硬掩膜2002和临时侧墙202的表面的硅残留物205被去除掉，如图2D所示。
[0062]示例性地，在沉积锗硅层之前采用原位预清洗去除伪栅极硬掩膜2002和临时侧墙202的表面的硅残留物205，所述原位预清洗工艺采用的气体可以为氯化氢、溴化氢等适合的气体，本领域的技术人员可以根据实际工艺的需要选择适合的原位清洗的气体。
[0063]示例性地，原位预清洗工艺可以和沉积锗硅层工艺在同一个反应腔室内进行，这样避免了真空破坏(vacuum broken)的发生，进一步地,没有破坏原位预清洗步骤和沉积锗硅层步骤的真空反应条件。具体的，执行完原位预清洗步骤之后可以直接进行沉积锗硅层步骤。
[0064]示例性地，在沉积锗硅层之前增加去除伪栅极硬掩膜2002和临时侧墙202的表面的硅残留物205的工艺，该工艺可以采用单独的反应工具实施。具体的，可以采用不同于步骤A3的清洗工具或者不同于沉积锗硅层的反应工具。
[0065]示例性地,采用原位HCl软干法刻蚀(soft dry etch)进行所述HCl预清洗。软刻蚀主要是通过化学反应伪栅极硬掩膜2002和临时侧墙202的表面的硅残留物205，具体机理为:对于伪栅极硬掩膜2002和临时侧墙202的表面，在进行HCl干法软刻蚀时，硅残留物205与反应气体发生反应，以去除硅残留物205，伪栅极硬掩膜2002和临时侧墙202的表面进而得到改善。
[0066]作为一个具体实施例，进行软刻蚀的工艺为:在压强为50至10Pa下，功率为200至600W,氯化氢流量为10sccm至190sccm,刻蚀时间控制在1s至20s。
[0067]硅残留物205在经过原位预清洗(例如:软干法刻蚀)之后，在伪栅极硬掩膜2002和临时侧墙202的表面不存在作为成核的种子，因此在锗硅沉积的过程中将不会造成锗硅的非正常沉积。因此，提高了半导体器件的性能和良率。
[0068]步骤A5:在Sigma形沟槽204内沉积锗娃以形成嵌入式锗娃层(简称锗娃层)206,如图2E所示。
[0069]由于硅残留物205在经过原位预清洗(例如:软干法刻蚀)之后，在伪栅极硬掩膜2002和临时侧墙202的表面不存在作为成核的种子，因此在锗硅沉积的过程中将不会造成锗硅的不正常沉积，提高了半导体器件的性能和良率。
[0070]与现有技术明显不同的是，本实施例的方法不会造成锗硅在伪栅极硬掩膜2002或临时侧墙202上的非正常沉积，如图2E所示。
[0071]由于不存在非正常沉积的锗硅，因此现有技术中的非正常沉积的锗硅可能对后续的通过离子注入形成源/漏极的步骤、形成硅化镍(NiSi)的步骤、对层间介电层(ILD)进行CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤等造成影响的问题，在本实施例的半导体器件的制造方法中将不复存在，因此，提高了半导体器件的性能和良率。
[0072]在步骤A5之后，本实施例的半导体器件的制造方法还可以包括如下步骤，例如:去除锗硅遮蔽层的步骤、形成侧墙(或称主侧墙)的步骤、形