一种制作半导体器件的方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
【背景技术】
[0002]在半导体技术领域中，对于先进的半导体技术，应力工程成为器件性能提升的最重要的因素之一。对于PM0S，锗硅(SiGe)技术可以通过给沟道施加压应力来提高载流子迁移率。在锗硅技术中，一般可以采用Sigma (Σ)和U形的沟槽形成相应形状的锗硅层结构，而Sigma形的锗硅层通常可以获得更强的压应力。例如，在PMOS的源漏区中形成选择外延锗硅层和硅覆盖层。
[0003]在现有技术中，Sigma形的沟槽通常采用先干法刻蚀再湿法刻蚀的方法形成，例如，先采用干法刻蚀工艺形成弓形(bowing shape)或者碗状(bowl shape),再采用TMAH工艺形成Sigma形。而采用Sigma形沟槽形成嵌入式锗娃层(简称锗娃层)的半导体器件的制造方法，一般包括如下步骤:
[0004]步骤El:提供形成有PMOS的伪栅极1001、伪栅极硬掩膜1002和偏移侧壁1003的半导体衬底100，在半导体衬底100上形成图形化的锗硅遮蔽层101，以所述锗硅遮蔽层101为掩膜对所述PMOS的源极和漏极区域进行刻蚀在半导体衬底100上形成碗状沟槽103，如图1A所示。
[0005]在干法刻蚀过程中，锗硅遮蔽层101位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极1001的两侧形成了临时侧墙102，如图1A所示。
[0006]步骤E2:进行湿法刻蚀以在碗状沟槽103的基础上形成Sigma形沟槽104，如图1B所示。
[0007]在进行湿法刻蚀以形成Sigma型的沟槽的过程中，如同其他双向反应一样也会发生反向反应，导致从副产物反应生成的硅(Si)在伪栅极硬掩膜1002或临时侧墙102的表面重新生成，这些重新生成的硅中的一部分在湿法刻蚀结束时仍然存在，形成硅残留物105，如图1B所示。而这些在伪栅极硬掩膜1002或临时侧墙102上的硅残留105在后续的生成锗硅的工艺中，将会作为成核的种子，造成锗硅在伪栅极硬掩膜1002或临时侧墙102上的沉积，即形成锗硅的非正常沉积。这些非正常沉积的锗硅将影响后续的通过离子注入形成源/漏极的步骤、形成硅化镍(NiSi)的步骤、对层间介电层CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤，进而影响半导体器件的良率。
[0008]步骤E3:利用氢氟酸(HF)对Sigma形沟槽104进行预清洗以去除沟槽104表面的氧化物，如图1C所示。
[0009]其中，氧化物主要指Sigma形沟槽表面的氧化硅。经过预清洗，伪栅极硬掩膜1002或临时侧墙102上的硅残留105仍然存在，如图1C所示。
[0010]步骤E4:在Sigma形沟槽104内沉积锗娃以形成嵌入式锗娃层(简称锗娃层)106,如图1D所示。
[0011]其中，形成嵌入式锗硅层106的方法为外延生长工艺。所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
[0012]在沉积锗硅形成锗硅层106的过程中，伪栅极硬掩膜1002或临时侧墙102上的硅残留105将会作为成核的种子，造成锗硅在伪栅极硬掩膜1002或临时侧墙102上的沉积，形成非正常沉积的锗硅1061，如图1D所示。这些非正常沉积的锗硅1061将影响后续的通过离子注入形成源/漏极的步骤、形成硅化镍(NiSi)的步骤、对层间介电层(ILD)进行CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤，进而影响半导体器件的良率。
[0013]在步骤E4之后，现有技术中的半导体器件的制造方法，一般还包括:去除锗硅遮蔽层的步骤、形成侧墙(或称主侧墙)的步骤、形成源漏极的步骤、形成金属硅化物的步骤、进行应力临近技术(SPT)的步骤、形成ILD和金属栅极的步骤、形成接触孔和金属层的步骤等。关于这些后续步骤均可以根据各种现有技术来实现，此处不再赘述。
[0014]由此可见，在现有的半导体器件的制造方法中，由于在对碗状沟槽进行湿法刻蚀形成Sigma形沟槽的过程中会在伪栅极硬掩膜1002或临时侧墙102的表面形成硅残留物105，因此导致在锗硅沉积工艺中形成非正常沉积的锗硅1061，将严重影响制得的半导体器件的性能和良率。因此，为解决以上问题，有必要提出一种新的半导体器件的制造方法。
【发明内容】
[0015]针对现有技术的不足，为解决在锗硅工艺的形成Sigma形沟槽的过程中的Si残留物问题，一种半导体器件的制造方法，其特征在于，所述方法包括:步骤SlOl:提供形成有PMOS的伪栅极、伪栅极硬掩膜以及偏移侧壁的半导体衬底，在所述半导体衬底上形成锗硅遮蔽层，对所述PMOS的源极区域和漏极区域进行刻蚀以在所述半导体衬底上形成碗状沟槽，其中，所述锗硅遮蔽层覆盖所述偏移侧壁的部分同时被刻蚀而形成位于所述偏移侧壁外侧的临时侧墙；步骤S102:进行湿法刻蚀以在所述碗状沟槽的基础上形成Σ形沟槽；步骤S103:对所述伪栅极硬掩膜和所述临时侧墙进行原位预清洗以去除所述伪栅极硬掩膜和所述临时侧墙表面的硅残留物；步骤S104:在所述Σ形沟槽内形成锗硅层。
[0016]优选地，在所述步骤S102与所述步骤S103之间或者在所述步骤S103与所述步骤S104之间，还包括对所述Σ形沟槽进行预清洗以去除其表面的氧化物的步骤。
[0017]优选地，所述原位预清洗所采用的气体为氯化氢或者溴化氢，采用原位软干法刻蚀工艺执行所述原位预清洗步骤。
[0018]优选地，执行所述原位预清洗步骤和所述形成锗硅层的步骤在同一反应腔室内进行。
[0019]优选地,在所述步骤S102中,所述湿法刻蚀所采用的刻蚀液为有机碱或无机碱。
[0020]优选地，所述无机碱为KOH、NaOH或ΝΗ40Η。
[0021 ] 优选地，所述有机碱为TMAH或EDP。
[0022]优选地，对所述Σ形沟槽进行预清洗所采用的清洗液为氢氟酸。
[0023]优选地，在所述步骤S104中，形成嵌入式锗硅层的方法为外延生长工艺。
[0024]优选地，所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
[0025]优选地，还包括在所述Σ形沟槽内形成锗硅层之后执行选择性外延硅工艺的步骤。
[0026]优选地，所述选择性外延硅工艺的外延温度为500-800°C，压力为1_100乇。
[0027]优选地，所述选择性外延硅工艺的反应气体为SiH4或SiH2Cl2、HCl、B2H6混合气体，其中所述 SiH4*SiH2Cl2、B2H6、HCl 的气体流量为 lsccm-lOOOsccm。
[0028]优选地，所述选择性外延硅工艺选用H2作为反应载气，所述H2的气体流量为0.lslm_50slmo
[0029]本发明的半导体器件的制造方法，通过增加对形成Sigma形沟槽的过程中产生的Si残留物进行原位预清洗的步骤，使得Si残留物在沉积锗硅的工艺之前被去除，避免了 Si残留物给后续工艺带来的不良影响，提高了半导体器件的性能和良率。
【附图说明】
[0030]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0031]附图中:
[0032]图1A-图1D为现有技术中的一种半导体器件的制造方法的相关步骤形成的图形的示意性剖面图；
[0033]图2A-图2E为本发明示意性实施例1提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；
[0034]图3为本发明示意性实施例1提出的一种半导体器件的制造方法的流程图；
[0035]图4A-图4C为本发明示意性实施例2提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；
[0036]图5为本发明示意性实施例2提出的一种半导体器件的制造方法的流程图；
[0037]图6A-图6D为本发明示意性实施例3提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；
[0038]图7为本发明示意性实施例3提出的一种半导体器件的制造方法的流程图。
【具体实施方式】
[0039]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0040]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0041]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，