Pmos晶体管的形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种PMOS晶体管的形成方法。
【背景技术】
[0002]MOS晶体管是集成电路中最基础的电子元件，MOS晶体管的性能对整个芯片的性能有巨大的影响。
[0003]请参考图1，为现有技术的MOS晶体管的结构不意图。
[0004]所述MOS晶体管包括:半导体衬底10 ;位于所述半导体衬底10表面的栅极结构20，所述栅极结构20包括位于半导体衬底10表面的栅介质层21和位于所述栅介质层21表面的栅极22 ;位于栅极结构20两侧侧壁表面的侧墙30 ;位于所述栅极结构20两侧的半导体衬底10内的源极和漏极40。根据MOS晶体管内载流子类型不同，所述MOS管可以是NMOS晶体管或者PMOS晶体管，所述NMOS晶体管的载流子为电子，而PMOS晶体管的载流子为空穴。
[0005]现有技术中的MOS晶体管采用的半导体衬底的材料一般为硅，即所述MOS晶体管的栅极结构20下方的沟道区域材料为硅。
[0006]而由于NMOS晶体管中，载流子为电子，在硅中迁移率较大，使NMOS晶体管具有较高的饱和电流；而？105晶体管中，载流子为空穴，空穴在硅中的迁移率较低，导致PMOS晶体管的饱和电流较低，所述PMOS晶体管的性能有待进一步的提高。
【发明内容】
[0007]本发明解决的问题是提供一种PMOS晶体管的形成方法，能够提高形成的PMOS晶体管的性能。
[0008]为解决上述问题，本发明提供一种PMOS晶体管的形成方法，包括:提供半导体衬底；在所述半导体衬底上形成伪栅介质材料层和位于所述伪栅介质层表面的伪栅极，所述伪栅极覆盖部分伪栅介质材料层；在所述半导体衬底上形成介质层，所述介质层的表面与伪栅极的表面齐平；去除所述伪栅极和位于所述伪栅极下方的部分伪栅介质层，形成第一凹槽；对所述第一凹槽底部的进行等离子体注入形成注入区，所述等离子体注入所注入的等离子体能够增强载流子的迁移率；对所述注入区进行局部再结晶处理，去除所述注入区内的缺陷，使所述注入区成为沟道区；在所述第一凹槽内形成栅极结构，所述栅极结构包括位于第一凹槽内壁表面的栅介质层和位于所述栅介质层表面的栅极。
[0009]可选的，所述局部再结晶处理工艺使所述沟道区的材料为晶体材料。
[0010]可选的，所述局部再结晶处理工艺使所述沟道区的材料具有应力。
[0011]可选的，所述局部再结晶处理的方法为激光熔融退火工艺。
[0012]可选的，所述激光熔融退火工艺采用的激光波长为308nm?518nm，能量为I/cm2?3J/cm2,温度为850°C?1100°C,，退火时间为Is?20s。
[0013]可选的，所述半导体衬底的材料为单晶硅，所述等离子体注入离子为锗。
[0014]可选的，所述等离子体注入的锗等离子体的剂量小于lE17atom/cm2，注入能量小于3KeV，最大掺杂浓度位置与第一凹槽底部表面之间的距离小于1.6nm，形成的注入区内锗的掺杂浓度小于或等于55%。
[0015]可选的，所述注入区的材料为非晶锗硅，所述沟道区的材料为锗硅晶体。
[0016]可选的，还包括，在形成所述伪栅介质材料层之前，在所述半导体衬底表面形成阈值调整层和位于所述阈值调整层表面的本征层。
[0017]可选的，所述注入区位于所述本征层内。
[0018]可选的，所述阈值调整层的厚度为1nm?50nm。
[0019]可选的，所述阈值调整层的材料为SiGe，其中，Ge的浓度小于45%，阈值调整离子的惨杂浓度为 5E17atom/cm3 ?5E18atom/cm3。
[0020]可选的，所述阈值调整层内还掺杂有C离子，所述C离子的掺杂浓度小于1%。
[0021]可选的，所述本征层的材料为SiGe，其中Ge浓度小于40%。
[0022]可选的，所述本征层的厚度为1nm?50nm。
[0023]可选的，所述本征层中，掺杂离子的浓度小于lE16atom/cm3。
[0024]可选的，还包括:在形成所述介质层之前，在所述伪栅极两侧的本征层内形成源漏区。
[0025]可选的，形成所述源极和漏极的方法包括:以所述伪栅极为掩膜，对所述伪栅极两侧的本征层内进行轻掺杂离子注入，形成轻掺杂区；在所述伪栅极侧壁表面形成侧墙；以所述伪栅极和侧墙为掩膜，对所述伪栅极和侧墙两侧的本征层内进行重掺杂离子注入，形成源漏区。
[0026]可选的，形成所述源极和漏极的方法包括:以所述伪栅极为掩膜，对所述伪栅极两侧的本征层内进行轻掺杂离子注入，形成轻掺杂区；在所述伪栅极侧壁表面形成侧墙；以所述伪栅极和侧墙为掩膜，刻蚀所述伪栅极和侧墙两侧的本征层，形成第二凹槽；在所述第二凹槽内形成源漏区。
[0027]可选的，还包括，形成所述伪栅极材料层之前，对半导体衬底进行尖峰离子注入，所述尖峰离子注入的掺杂离子为N型离子，所述注入离子的掺杂浓度为lE18atom/cm3?lE19atom/cm3。
[0028]与现有技术相比，本发明的技术方案具有以下优点:
[0029]本发明的技术方案在半导体衬底上形成伪栅介质材料层和位于所述伪栅介质材料层表面的伪栅极，以及位于所述半导体衬底上形成介质层，所述介质层的表面与伪栅极的表面齐平；然后去除所述伪栅极及其下方的伪栅介质材料层，形成凹槽，对所述凹槽底部进行等离子体注入形成注入区，并且对所述注入区进行局部再结晶处理，使所述注入区内的材料的晶体结构重新排列形成晶体，晶体材料的晶格结构完整，没有缺陷，载流子在晶体材料中迁移的过程中，不会受到缺陷的散射作用。由于所述等离子体注入所注入的离子能够增强沟道区内载流子的迁移率，并且形成的沟道区内没有缺陷，从而可以使得最终形成的沟道区内载流子的迁移率增大，提高PMOS晶体管的性能。并且所述局部再结晶处理只针对所述注入区进行，不会影响到所述注入区以外的区域，从而避免影响晶体管沟道区域以外的部分的电性参数，避免在所述结晶处理过程中对晶体管其他电学性能产生不良的影响。
[0030]进一步的，所述局部再结晶工艺能够使所述沟道区的材料受到压应力作用，所述沟道区域内的压应力作用可以进一步提高空穴载流子的迁移率，提高PMOS晶体管的性能。
[0031]进一步的，所述局部再结晶处理的方法为激光熔融退火工艺。激光熔融退火工艺具有高能量，高效率，以及熔融深度可控的优点。通过激光熔融退火工艺可以短时间内使所述注入区内的材料形成熔融状态，在冷却过程中注入区内的材料通过液相外延生长完成从非晶到晶态的转变，从而完全消除所述注入区内的晶格缺陷。并且，所述激光熔融退火工艺可以较好的控制熔融退火的范围和深度，所以在退火过程中不会影响到半导体衬底等其他区域的材料，避免在退火过程中其他区域内的掺杂离子大量扩散，影响晶体管的其他性能。
【附图说明】
[0032]图1是本发明的现有技术的MOS晶体管的结构示意图；
[0033]图2至图13是本发明的实施例的PMOS晶体管的形成过程的结构示意图。
【具体实施方式】
[0034]如【背景技术】中所述，现有技术中形成的PMOS晶体管的性能需要进一步提高。
[0035]研究发现，PMOS晶体管的载流子空穴在锗硅中的迁移速率大于在硅中的迁移速率，米用错娃材料作为晶体管的沟道材料可以提闻PMOS晶体管的空穴迁移率，从而提闻PMOS晶体管的饱和电流。在一个实施例中，可以通过在衬底上外延形成锗硅层，然后对所述锗硅层进行刻蚀，作为PMOS晶体管的沟道区域。但是采用外延工艺形成锗含量较高的锗硅层的产率较低、成本较高，并且采用外延工艺形成的锗硅层内的缺陷较多，会降低形成的晶体管的沟道区域的质量，影响晶体管的性能。
[0036]在一个实施例中，也可以通过等离子体注入工艺在硅衬底中注入锗离子，形成锗硅层，但是采用等离子体注入工艺会在所述衬底中造成大量的晶格损伤，影响载流子的迁移速率，并且所述锗硅层的表面具有缺陷，也会影响栅极结构与沟道区之间的界面质量，会影响PMOS晶体管的性能。可以通过常规的退火工艺来消除等离子体注入所带来的晶格损伤，但是需要较高的温度和较长时间，容易使形成的沟道区受到外界杂质的污染或者使沟道区的表面产生氧化，并且其他区域的材料也会由于长时间加热而电学参数变坏，影响形成的晶体管的性能。
[0037]本发明的技术方案提出一种PMOS晶体管的形成方法，仅对沟道区域的衬底进行离子注入，形成注入区，然后对所述注入区进行激光熔融退火处理，去除所述沟道区内的缺陷，使所述注入区成为沟道区，从而可以提高PMOS晶体管的性能。