料层表面并且填充满所述第一凹槽501的栅极材料层；以所述介质层500为停止层，对所述介质层500表面的栅介质材料层、栅极材料层进行平坦化，去除位于所述介质层500上方的栅介质材料层和栅极材料层，形成栅极结构600。所述栅极结构600包括位于第一凹槽501内壁表面的栅介质层601和位于所述栅介质层601表面的栅极602。
[0095]所述栅介质层601的材料为所述栅介质材料层的材料为HfO2, HfS1, HfS1N,HfTaO, HfZrO, Al2O3 或 ZrO2 中的一种或几种。
[0096]所述栅极602可以是单层结构，也可以是多层堆叠结构。本实施例中，所述栅极602 为单层结构，所述栅极 602 的材料为 Al、Cu、Ag、Au、Pt、N1、T1、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
[0097]在本发明的其他实施例中，所述栅极602可以是多层堆叠结构，例如，所述栅极602可以是TiAl层、位于所述TiAl层表面的TiN层以及位于所述TiN层表面的W层或Al层形成的堆叠结构。其中，所述TiAl层和TiN可以作为功函数层，调节所述栅极602的功函数。
[0098]综上所述，本发明的实施例在去除所述伪栅极及其下方的伪栅介质材料层，形成凹槽，对所述凹槽底部进行等离子体注入形成注入区，所述等离子体能够增强载流子的迁移率；并且，对所述注入区进行局部再结晶处理，使所述注入区内的材料的晶体结构重新排列，可以去除所述注入区中，由于离子注入造成的晶格缺陷形成沟道区，从而可以提高所述沟道区内的载流子的迁移率，并且所述局部再结晶处理不会影响到所述注入区以外的区域，从而避免影响晶体管沟道区域以外的部分的电性参数，避免在所述结晶处理过程中对晶体管其他电学性能产生不良的影响。并且，去除所述晶格缺陷之后形成沟道区，可以提高所述沟道区表面的平整度，从而提高后续在所述沟道区表面形成的栅极结构与沟道区之间的界面质量，提高PMOS晶体管的性能。而且，还可以通过所述局部再结晶工艺使所述沟道区域的材料受到压应力作用，所述沟道区域内的压应力作用可以进一步提高空穴载流子的迁移率，提高PMOS晶体管的性能。
[0099]本实施例中，所述局部再结晶处理的方法为激光熔融退火工艺。激光熔融退火工艺具有高能量，高效率，以及熔融深度可控的优点。通过激光熔融退火工艺可以短时间内使所述注入区内的材料形成熔融状态，注入区内的材料通过液相外延生长完成从非晶到单晶态的转变，消除所述注入区内的晶格缺陷。并且，所述激光熔融退火工艺可以较好的控制熔融退火的深度，从而可以是整个注入区都形成单晶态，从而可以完全消除注入区与本征层接触面上的射程末端缺陷，从而提高形成的沟道区的质量，提高PMOS的载流子在所述沟道区域内的迁移率，从而提高PMOS晶体管的性能。
[0100]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种PMOS晶体管的形成方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底上形成伪栅介质材料层和位于所述伪栅介质层表面的伪栅极，所述伪栅极覆盖部分伪栅介质材料层； 在所述半导体衬底上形成介质层，所述介质层的表面与伪栅极的表面齐平； 去除所述伪栅极和位于所述伪栅极下方的部分伪栅介质层，形成第一凹槽； 对所述第一凹槽底部的进行等离子体注入形成注入区，所述等离子体注入所注入的离子能够增强载流子的迁移率； 对所述注入区进行局部再结晶处理，去除所述注入区内的缺陷，使所述注入区成为沟道区； 在所述第一凹槽内形成栅极结构，所述栅极结构包括位于第一凹槽内壁表面的栅介质层和位于所述栅介质层表面的栅极。
2.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述局部再结晶处理工艺使所述沟道区的材料为晶体材料。
3.根据权利要求1或2所述的PMOS晶体管的形成方法，其特征在于，所述局部再结晶处理工艺使所述沟道区的材料受到压应力作用。
4.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述局部再结晶处理的方法为激光熔融退火工艺。
5.根据权利要求4所述的PMOS晶体管的形成方法，其特征在于，所述激光熔融退火工艺采用的激光波长为308nm?518nm，能量为Ι/cm2?3J/cm2，温度为850°C?1100°C，退火时间为Is?20s。
6.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述半导体衬底的材料为单晶硅，所述等离子体注入的离子为锗。
7.根据权利要求6所述的PMOS晶体管的形成方法，其特征在于，所述等离子体注入的锗等离子体的剂量小于lE17atom/cm2，注入能量小于3KeV，最大掺杂浓度位置与第一凹槽底部表面之间的距离小于1.6nm，形成的注入区内锗的掺杂浓度小于或等于55%。
8.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述注入区的材料为非晶锗硅，所述沟道区的材料为锗硅晶体。
9.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，还包括，在形成所述伪栅介质材料层之前，在所述半导体衬底表面形成阈值调整层和位于所述阈值调整层表面的本征层。
10.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述注入区位于所述本征层内。
11.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述阈值调整层的厚度为1nm?50nm。
12.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述阈值调整层的材料为SiGe，其中，Ge的浓度小于45%，阈值调整离子的掺杂浓度为5E17atom/cm3?5E18atom/cm 。
13.根据权利要求12所述的PMOS晶体管的形成方法，其特征在于，所述阈值调整层内还掺杂有C离子，所述C离子的掺杂浓度小于1%。
14.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述本征层的材料为SiGe，其中Ge浓度小于40%。
15.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述本征层的厚度为1nm ?50nmo
16.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述本征层中，掺杂离子的浓度小于lE16atom/cm3。
17.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，还包括:在形成所述介质层之前，在所述伪栅极两侧的本征层内形成源漏区。
18.根据权利要求17所述的PMOS晶体管的形成方法，其特征在于，形成所述源极和漏极的方法包括:以所述伪栅极为掩膜，对所述伪栅极两侧的本征层内进行轻掺杂离子注入，形成轻掺杂区；在所述伪栅极侧壁表面形成侧墙；以所述伪栅极和侧墙为掩膜，对所述伪栅极和侧墙两侧的本征层内进行重掺杂离子注入，形成源漏区。
19.根据权利要求17所述的PMOS晶体管的形成方法，其特征在于，形成所述源极和漏极的方法包括:以所述伪栅极为掩膜，对所述伪栅极两侧的本征层内进行轻掺杂离子注入，形成轻掺杂区；在所述伪栅极侧壁表面形成侧墙；以所述伪栅极和侧墙为掩膜，刻蚀所述伪栅极和侧墙两侧的本征层，形成第二凹槽；在所述第二凹槽内形成源漏区。
20.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，还包括，形成所述伪栅极材料层之前，对半导体衬底进行尖峰离子注入，所述尖峰离子注入的掺杂离子为N型离子，所述注入离子的掺杂浓度为lE18atom/cm3?lE19atom/cm3。
【专利摘要】一种PMOS晶体管的形成方法，所述方法包括：提供半导体衬底；在半导体衬底上形成伪栅介质材料层和位于伪栅介质层表面的伪栅极，所述伪栅极覆盖部分伪栅介质材料层；在半导体衬底上形成介质层，所述介质层的表面与伪栅极的表面齐平；去除伪栅极和位于伪栅极下方的部分伪栅介质层，形成第一凹槽；对第一凹槽底部的进行等离子体注入形成注入区，所述等离子体能够增强载流子的迁移率；对注入区进行再结晶处理，去除注入区内的缺陷，使所述注入区成为沟道区；在所述第一凹槽内形成栅极结构，所述栅极结构包括位于第一凹槽内壁表面的栅介质层和位于所述栅介质层表面的栅极。采用上述方法可以提高PMOS晶体管的载流子迁移率。
【IPC分类】H01L21-336
【公开号】CN104681436
【申请号】CN201310612563
【发明人】三重野文健
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年6月3日
【申请日】2013年11月26日