一种集成电感器的制造方法
【技术领域】
[0001]本发明一种电感器，尤其涉及一种具有由多个块体构成的磁芯的集成电感器。
【背景技术】
[0002]目前，随着高效率、大功率的UPS或逆变器设备的不断推出，为了满足市场要求和提高竞争优势，对电感的设计和成本要求也越来越高。随着电感器的尺寸的增大，磁芯的尺寸也相应地增大。但是整块的、大体积的磁芯的制造成本非常高，因此，现有技术中通常采用拼接的方式，利用多个相对较小的块体拼接成体积较大的磁芯，这种磁芯通常被称作集成电感器。
[0003]图1中示出了一种这样的集成电感器。如图1所示，该集成电感器包括相互连接的第一绕组Cl和第二绕组C2。其中第一绕组Cl和第二绕组C2缠绕在不同的内部磁芯(图1中未示出)上，且与第一绕组Cl和第二绕组C2对应的两个内部磁芯通过绕组外部的两个外部磁芯M相连接，以保证磁路连通，其中磁力线分布大致上如图1中的虚线箭头所示。由于外部磁芯M所需的体积较大，若采用整块的、大体积的材料构成该外部磁芯M，则制造成本会非常高。因此，为了降低成本，每个外部磁芯M由六块体积较小的长方体的子磁芯a、b、C、d、e、f拼接而成。
[0004]然而，即使子磁芯之间以非常紧密的方式拼接，也会不可避免地会在子磁芯之间形成缝隙，例如大致垂直并相交于磁力线方向的缝隙G1，大致平行于磁力线方向的缝隙G2、G3。这种缝隙不可避免地会导致漏磁现象的发生。漏磁现象可能会对电感器周围金属造成一定程度的涡流损耗，最终导致包含该电感器的设备的功率损耗的增大。
【发明内容】
[0005]因此，本发明的目的在于提供一种集成电感器，可以削弱漏磁现象，同时还能够降低磁芯的成本。
[0006]本发明提供了一种集成电感器，包括:
[0007]第一绕组和第二绕组；
[0008]所述第一绕组内部的第一内部磁芯和所述第二绕组内部的第二内部磁芯；以及
[0009]所述第一绕组和第二绕组外部的至少一个外部磁芯，用于连接到所述第一和第二内部磁芯的端部以形成磁路，所述外部磁芯由多个子磁芯拼接而成，
[0010]其中所述多个子磁芯中的至少一个子磁芯的磁导率大于其余子磁芯的磁导率，且所述至少一个子磁芯至少覆盖所述第一内部磁芯和所述第二内部磁芯的端面的一部分。
[0011]根据本发明提供的集成电感器，其中磁导率大于其余子磁芯的磁导率的所述至少一个子磁芯至少覆盖所述第一、第二内部磁芯的端面的中点。
[0012]根据本发明提供的集成电感器，其中磁导率大于其余子磁芯的磁导率的所述至少一个子磁芯至少覆盖所述第一、第二内部磁芯的端面的全部面积。
[0013]根据本发明提供的集成电感器，其中所述外部磁芯为扁平状。
[0014]根据本发明提供的集成电感器，其中磁导率大于其余子磁芯的磁导率的所述至少一个子磁芯为棱柱状。
[0015]根据本发明提供的集成电感器，其中磁导率大于其余子磁芯的磁导率的所述至少一个子磁芯的两侧分别具有至少一个子磁芯。
[0016]根据本发明提供的集成电感器，其中磁导率大于其余子磁芯的磁导率的所述至少一个子磁芯的两端分别具有至少一个子磁芯。
[0017]根据本发明提供的集成电感器，其中所述外部磁芯的端部为弧形。
[0018]根据本发明提供的集成电感器，其中所述多个子磁芯中的部分子磁芯具有弧形边缘，在拼接成外部磁芯后，所述具有弧形边缘的子磁芯位于外部磁芯的端部。
[0019]本发明提供的集成电感器，通过优化子磁芯之间的缝隙与磁力线的位置关系，并通过使中间的子磁芯的磁导率高于其周围的子磁的磁导率，尽量避免了磁力线与缝隙相交，或者说使更少的磁力线与缝隙相交，从而避免了漏磁现象的发生，与此同时还能够降低外磁芯的成本。
【附图说明】
[0020]以下参照附图对本发明实施例作进一步说明，其中:
[0021]图1为现有技术中的集成电感器的结构示意图；
[0022]图2为根据本发明的一个实施例的集成电感器的结构示意图；
[0023]图3示出了根据本发明的实施例的集成电感器与测试用铝片Al和A2之间的位置关系;
[0024]图4示出了现有技术中的集成电感器与测试用铝片A3和A4之间的位置关系。
【具体实施方式】
[0025]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合具体实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0026]本实施例提供一种集成电感器，其结构如图2所示，包括:
[0027]相互连接的第一绕组Cl和第二绕组C2，其中第一绕组Cl和第二绕组C2缠绕在不同的内部磁芯(图2中未不出)上；
[0028]位于第一绕组Cl和第二绕组C2外部的两个外部磁芯M，位于第一绕组Cl和第二绕组C2的两侧，用于使位于第一绕组Cl和第二绕组C2内部的内部磁芯相连接，以保证两个内部磁芯和两个外部磁芯M共同构成连通的磁路(其中磁力线分布大致上如图2中的虚线箭头所示)。每一个外部磁芯M由多个子磁芯ml、m2、m3、m4、m5、m6、m7紧密拼接而成。其中子磁芯ml、m2、m3为长方体,子磁芯ml位于子磁芯m2和m3的中间，子磁芯ml与m2之间留下了缝隙G4，子磁芯mI与m3之间留下了缝隙G5。子磁芯m4、m5、m6、m7为扇形，其中子磁芯m4、m5拼接成半圆形并位于子磁芯ml、m2、m3构成的单元的一侧,子磁芯m6、m7拼接成半圆形并位于子磁芯ml、m2、m3构成的单元的另一侧。子磁芯m4、m5之间留下了缝隙G7,子磁芯m4、m5构成的单元与子磁芯ml、m2、m3构成的单元之间留下了缝隙G6。子磁芯m6、m7之间留下了缝隙G9,子磁芯m6、m7构成的单元与子磁芯ml、m2、m3构成的单元之间留下了缝隙G8。
[0029]如图2所示,多个子磁芯ml、m2、m3、m4、m5、m6、m7拼接成了一个扁平的外部磁芯
M，该外部磁芯M在其两端连接到位于第一绕组Cl和第二绕组C2内部的内部磁芯的端部。其中子磁芯ml、m2、m3构成的单元的长度和宽度被设置为至少覆盖第一绕组Cl和第二绕组C2内部的内部磁芯的端面的一部分，优选为至少覆盖内部磁芯的端面的中点，更优选为覆盖内部磁芯的端面的全部面积。
[0030]本实施例提供的集成电感器中磁力线的大致分布如图2中的虚线箭头所示，离虚线箭头越近的位置磁力线越密集。磁力线穿过第一绕组Cl和第二绕组C2内部的内部磁芯以及两个外部磁芯M，形成完整的磁性回路。
[0031]申请人通过研究发现，相比于与磁力线平行的缝隙，与磁力线相交的缝隙，尤其是与磁力线垂直的缝隙，更容易导致漏磁现象的发生，因此应尽量避免形成与磁力线相交的缝隙，尤其是与磁力线垂直的缝隙。
[0032]而本实施例提供的集成电感器中，如图2所示，由于子磁芯ml、m2、m3构成的单元至少覆盖第一绕组Cl和第二绕组C2内部的内部磁芯的端面的一部分，因此部分磁力线没有穿过与磁力线方向垂直的缝隙G6和G8,尤其是在子磁芯ml、m2、m3构成的单元至少覆盖内部磁芯的端面的中点的情况下，大部分磁力线没有穿过与磁力线方向垂直的缝隙G6和G8,更优选地,在子磁芯ml、m2、m3构成的单元覆盖内部磁芯的端面的全部面积的情况下，全部磁力线在外部磁芯M中都没有穿过与磁力线方向垂直的缝隙G6和G8。这相比于图1中所示的情形(磁力线完全穿过与磁力线垂直方向的缝隙G1)，这可大大降低漏磁现象的发生。
[0033]根据本发明的又一个实施例，其中子磁芯ml的磁导率大于其余子磁芯m