物材料，诸如，硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳硅化锗、磷砷化镓、磷化铟镓以及它们的组合等。另外，衬底102可以是绝缘体上硅(SOI)衬底。通常，SOI衬底包括半导体材料层，诸如，外延硅、锗、硅锗、SO1、绝缘体上硅锗(SGOI)或它们的组合。
[0037]衬底102可以包括有源和无源器件(图1中未示出)。本领域普通技术人员应当认识到，可以使用多种器件(诸如，晶体管、电容器、电阻器、它们的组合等)来生成用于一个或多个管芯110的结构性和功能性设计需求。
[0038]包括一个或多个介电层和各自的金属化图案的互连结构106形成在有效表面202A上。介电层中的金属化图案可诸如通过使用通孔和/或迹线在器件之间引导电信号，并且还可包含诸如电容器、电阻器、电感器等的多种电子器件。多种器件和金属化图案可以被互连以执行一个或多个功能。该功能可以包括存储器结构、处理结构、传感器、放大器、功率分配、输入/输出电路等。
[0039]在互连结构208中形成的一个或多个金属间介电(MD)层可例如通过本领域中已知的任何合适方法由低k介电材料制成，任何合适方法诸如为旋涂、化学汽相沉积(CVD)、等离子体增强CVD(PECVD)、高密度等离子体化学汽相沉积(HDP-CVD)等，低k介电材料诸如为磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)、S1xCy、旋涂玻璃、旋涂聚合物、硅碳材料、它们的化合物、它们的的混合物、它们的组合等。例如，通过使用光刻技术在MD层上沉积并图案化光刻胶材料以暴露MD层中要变为金属化图案的部分，从而在MD层中形成金属化图案。可以使用诸如各向异性干蚀刻工艺的蚀刻工艺来在MD层中形成与IMD层的暴露部分对应的凹槽和/或开口。凹槽和/或开口可内衬有扩散阻挡层并且由导电材料填充。扩散阻挡层可以包括通过原子层沉积(ALD)等沉积的TaN、Ta、TiN、T1、CoW等中的一层或多层，而导电材料可包括通过化学汽相沉积(CVD)、物理汽相沉积(PVD)等沉积的铜、铝、钨、银以及它们的组合等。MD层上的任何过多扩散阻挡层和/或导电材料都可以诸如通过使用化学机械抛光(CMP)去除。
[0040]接合焊盘108在互连结构106中和/或上形成。在一些实施例中，通过在互连结构106的一个或多个介电层中形成凹槽(未示出)来形成接合焊盘108。凹槽可以成形为允许接合焊盘108被嵌入到互连结构106中。在其他实施例中，由于接合焊盘108形成在互连结构106上，故省略了凹槽。接合焊盘108在电学上和/或物理上将一个或多个管芯110连接至随后接合的衬底202 (参见图4)。在一些实施例中，接合焊盘108包括由铜、钛、镍、金等或它们的组合制成的薄种晶层(未示出)。接合焊盘108的导电材料可以沉积在薄种晶层之上。导电材料可以通过电化学镀工艺、CVD、ALD、PVD等或它们的组合形成。在实施例中，接合焊盘108的导电材料是铜、钨、铝、银、金等或者它们的组合。
[0041]在实施例中，接合焊盘108是包括三层导电材料(诸如一层钛、一层铜和一层镍)的凸块下金属(UBM)。然而，本领域普通技术人员应当认识到，存在适用于形成UBM 108的材料和层的很多合适的配置，诸如，铬/铬-铜合金/铜/金的配置、钛/钛钨/铜的配置或者铜/镍/金的配置。可用于UBM108的任何合适材料或材料层都旨在包括在当前申请的范围内。
[0042]在图2中，包括互连结构106的衬底102被单片化为独立的管芯110 (步骤704)。通常，管芯110包含相同电路，诸如包含相同的器件和金属化图案，然而管芯可以具有不同电路。在一些实施例中，该单片化借助锯、激光、切割等或它们的组合。
[0043]图3示出了衬底202的第一侧的形成(步骤706)。衬底202可以由诸如硅、锗、金刚石等的半导体材料制成。可选地，还可以使用诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳硅化锗、磷砷化镓、磷化铟镓、这些的组合等的化合物材料。另外，衬底202可以是SOI衬底。通常，SOI衬底包括半导体材料层，诸如外延硅、锗、硅锗、SO1、SGOI或它们的组合。在一个可选实施例中，衬底202是基于诸如玻璃纤维增强树脂芯体的绝缘芯体。一种示例性芯体材料是诸如FR4的玻璃纤维树脂。用于芯体材料的选择包括双马来酰亚胺三嗪(BT)树脂，或可选地，包括其他PC板材料或膜。诸如干膜式增层膜(ABF)或其他层压材料的增层膜可用于衬底202。
[0044]衬底202可以包括在衬底202的第一表面202A中和/或上形成的有源和无源器件(图3中未示出)。本领域普通技术人员应认识到，可以使用诸如晶体管、电容器、电阻器、它们的组合等的多种器件来满足用于衬底202的结构性和功能性设计需求。可以使用任何合适方法来形成这些器件。在一些实施例中，衬底202是内部通常不含有源器件的中介层，然而中介层可以包括在第一表面202A中和/或上形成的无源器件。
[0045]通孔(TV) 206成形为从衬底202的第一表面202A延伸到衬底202中。TV 206有时还被称为衬底通孔或者当衬底202是硅衬底时被称为硅通孔。TV 206可以通过经过例如蚀刻、粉碎、激光技术等或它们的组合在衬底202中形成凹槽来形成。薄阻挡层可以诸如通过CVD、ALD、PVD、热氧化等或它们的组合被共形地沉积在衬底202的前侧上方和开口中。阻挡层可以包括氮化物或氮氧化物，诸如氮化钛、氮氧化钛、氮化钽、氮氧化钽、氮化钨等或它们的组合。导电材料可以被沉积在薄阻挡层上方和开口中。导电材料可以通过电化学镀工艺、CVD、ALD、PVD等或它们的组合形成。导电材料的实例是铜、鹤、招、银、金等或它们的组合。例如通过CMP从衬底202的前侧去除过多的导电材料和阻挡层。因此，TV 206可以包括导电材料以及位于导电材料和衬底202之间的薄阻挡层。
[0046]互连结构208在衬底202的第一表面202A上方形成，并且用于将集成电路器件(如果存在)和/或TV 206连接在一起和/或连接至外部器件。互连结构208可以包括一个或多个介电层以及介电层中相应的金属化图案。金属化图案可以包括通孔和/或迹线，从而将任何器件和/或TV 206互连在一起和/或互连至外部器件。金属化图案有时被称为重分布线(RDL)。介电层可以包括氧化硅、氮化硅、碳化硅、氮氧化硅、低-K介电材料，诸如PSG、BPSG、S1xCy、旋涂玻璃、旋涂聚合物、碳化硅材料、它们的化合物、它们的组合物以及它们的组合等。介电层可以通过本领域中已知的任何合适方法沉积,诸如,旋涂、CVD、PECVD,HDP-CVD等。例如通过使用光刻技术在介电层上沉积并且图案化光刻胶材料来暴露介电层中要变为金属化图案的部分，从而在介电层中形成金属化图案。可以使用诸如各向异性干蚀刻工艺的蚀刻工艺在介电层中形成与介电层的暴露部分对应的凹槽和/或开口。凹槽和/或开口可内衬有扩散阻挡层并且由导电材料填充。扩散阻挡层可以包括通过ALD等沉积的TaN、Ta、TiN, T1、Coff等中的一层或多层，而导电材料可以包括通过CVD、PVD等沉积的铜、铝、钨、银和它们的组合等。介电层上的任何过多的扩散阻挡层和/或导电材料可以诸如通过使用CMP去除。
[0047]电连接件210在互连结构208的顶面上形成并且电连接至互连结构208。电连接件210可以是焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、由化学镀镍钯浸金技术(ENEPIG)形成的凸块等。电连接件210可以包括诸如焊料、铜、铝、金、镍、银、钯、锡或它们的组合的导电材料。在电连接件210是焊料凸块的实施例中，通过首先借助通常采用的方法形成焊料层来形成电连接件210，通常采用的方法诸如为蒸发、电镀、印刷、焊料转移、植球等。一旦焊料层在该结构上形成，则可执行回流以将材料成形为期望凸块形状。在另一实施例中，电连接件210是通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(诸如，铜柱)。金属柱可以是无焊料并且具有基本垂直的侧壁。