闪存器件及其形成方法
【技术领域】
[0001]本发明涉及存储器领域，特别涉及一种闪存器件及其形成方法。
【背景技术】
[0002]在目前的半导体产业中，集成电路产品主要可分为三大类型:逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来闪存存储器(flash memory)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
[0003]参考图1，图1为现有的闪存存储器的结构示意图，包括:半导体衬底100，位于所述半导体衬底100上分立的存储晶体管栅极堆叠和选择晶体管栅极堆叠，所述存储晶体管栅极堆叠包括位于半导体衬底100表面的隧穿氧化层101、位于隧穿氧化层101上的浮栅102、位于浮栅102上的控制栅介质层103和位于控制栅介质层103上的控制栅104，所述选择晶体管栅极堆叠包括位于半导体衬底100表面的选择栅介质层105和位于选择栅介质层105上的选择栅106 ;还包括位于存储晶体管栅极堆叠和选择晶体管栅极堆叠之间的半导体衬底100内的共源漏区108，位于存储晶体管栅极堆叠远离共源漏区108 —侧的半导体衬底100内的源区107，位于选择晶体管栅极堆叠的远离共源漏区108 —侧的半导体衬底100内的漏区109。
[0004]现有的闪存存储器的性能无法满足现有的应用需求。
【发明内容】
[0005]本发明解决的问题是怎样提高闪存器件的性能。
[0006]为解决上述问题，本发明提供了一种闪存器件的形成方法，包括:提供半导体衬底，所述半导体衬底上形成有若干平行排布的浮栅层，相邻浮栅层之间具有第一开口，所述浮栅层包括隧穿氧化层和位于隧穿氧化层上的第一多晶硅层，所述半导体衬底包括若干平行的第一区域以及位于第一区域一端的第二区域，每个浮栅层覆盖半导体衬底的第一区域和第二区域；在所述第一开口的侧壁和底部表面以及浮栅层的表面形成控制栅介质层；在所述控制栅介质层上形成第二多晶硅层，所述第二多晶硅层填充满浮栅层之间的第一开口 ；刻蚀第二区域的第二多晶硅层和控制栅介质层，形成暴露出第二区域的第一多晶硅层的第二开口 ；在第二多晶硅层上形成第三多晶硅层，所述第三多晶硅层填充满所述第二开口 ；沿与浮栅层排布的方向垂直的方向，刻蚀去除第二区域的第二开口两侧和第一区域的部分第三多晶娃层、第二多晶娃层、控制栅介质层、第一多晶娃层，在半导体衬底的第一区域的隧穿氧化层上形成浮栅、位于浮栅上的控制栅介质层、位于控制栅介质层上的控制栅，在半导体衬底的第二区域的隧穿氧化层上形成选择栅。
[0007]可选的，所述浮栅层的形成过程为:在所述半导体衬底上形成硬掩膜层，所述硬掩膜层中具有若干平行分布的第三开口，所述第三开口暴露出半导体衬底的表面；以所述硬掩膜层为掩膜，沿第三开口刻蚀所述半导体衬底，在半导体衬底内形成沟槽；在所述第三开口和沟槽内填充满隔离材料，所述隔离材料的表面与硬掩膜层的表面齐平；去除所述硬掩膜层，形成第四开口，第四开口暴露出半导体衬底表面；在第四开口底部的半导体衬底上形成隧穿氧化层；在所述隧穿氧化层上形成第一多晶硅层，第一多晶硅层填充满第四开口，第一多晶硅层和隧穿氧化层构成浮栅层；去除相邻浮栅层之间的部分隔离材料，形成第一开口，第一开口底部剩余的隔离材料构成隔离结构。
[0008]可选的，所述硬掩膜层的材料为SiN、S1N, SiCN或SiC中的一种或几种。
[0009]可选的，所述硬掩膜层的厚度为1000?2000埃。
[0010]可选的，所述第一多晶硅层的形成过程为:形成覆盖所述隔离材料和填充第四开口的第一多晶硅材料层；平坦化所述第一多晶硅材料层，以隔离材料层表面为停止层，在第四开口内形成第一多晶硅层。
[0011]可选的，所述硬掩膜层的材料与隔离材料的材料不相同。
[0012]可选的，所述第一多晶硅层的厚度为200?800埃。
[0013]可选的，所述第二多晶硅层的厚度为200?800埃。
[0014]可选的，所述第三多晶娃层的厚度为600?2500埃。
[0015]可选的，所述控制栅介质层为氧化硅层、氮化硅层和氧化硅层的三层堆叠结构。
[0016]可选的，刻蚀第二区域的第二多晶硅层和控制栅介质层形成第二开口的工艺为各向异性的干法刻蚀。
[0017]可选的，还包括:在所述控制栅和选择栅两侧的半导体衬底内形成源区或漏区。
[0018]本发明还提供一种闪存器件，包括:半导体衬底，所述半导体衬底包括若干平行的第一区域和位于第一区域一端的第二区域；位于半导体衬底的第一区域上的若干浮栅，相邻浮栅之间具有第一开口 ；位于第一开口的侧壁和底部以及浮栅的表面的控制栅介质层；位于控制栅介质层上的控制栅，控制栅填充满第一开口 ；位于半导体衬底的第二区域上的选择栅，所述选择栅的顶部表面与控制栅的底部表面齐平。
[0019]可选的，所述控制栅包括第二多晶硅层和第三多晶硅层，所述第二多晶硅层位于控制栅介质层上，第二多晶娃层填充满第一开口，第三多晶娃层位于第二多晶娃层表面。
[0020]可选的，所述选择栅包括:位于半导体衬底第二区域上的第一多晶硅层，相邻第一多晶硅层中具有第一子开口 ；位于第一子开口的侧壁和底部以及第一多晶硅层表面的隔离介质层；位于隔离介质层上的第二多晶硅层，所述第二多晶硅层填充满第一子开口 ；位于第二多晶硅层中和隔离介质层中的第二开口，所述第二开口暴露出隔离介质层底部的第一多晶硅层；位于第二多晶硅层上的第三多晶硅层，所述第三多晶硅层填充满第二开口。
[0021]可选的，所述浮栅或第一多晶硅层的厚度为200?800埃。
[0022]可选的，所述第二多晶硅层的厚度为200?800埃。
[0023]可选的，所述第三多晶娃层的厚度为600?2500埃。
[0024]可选的，所述隔离介质层的材料或结构与控制栅介质层的材料或结构相同。
[0025]可选的，所述浮栅和半导体衬底之间还具有隧穿氧化层，所述选择栅和半导体衬底之间还具有选择栅介质层。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]本发明的闪存器件的形成方法，在半导体衬底上形成有若干平行排布的浮栅层，每个浮栅层覆盖半导体衬底的第一区域和第二区域；在所述第一开口的侧壁和底部表面以及浮栅层的表面形成控制栅介质层；在所述控制栅介质层上形成第二多晶硅层，所述第二多晶硅层填充满浮栅层之间的第一开口 ；刻蚀第二区域的第二多晶硅层和控制栅介质层，形成暴露出第二区域的第一多晶硅层的第二开口 ；在第二多晶硅层上形成第三多晶硅层，所述第三多晶硅层填充满所述第二开口。在形成控制栅和选择栅时，第一区域的第三多晶硅层的表面与第二区域的第三多晶硅层的表面是齐平的，减小了第一区域和第二区域刻蚀时的差异性，形成的选择栅的厚度较厚，满足了高压器件的要求。另外，在控制栅介质层上形成第二多晶硅层，一方面，所述第二多晶硅层作为控制栅介质层与的第三多晶硅层之间的过渡层，第一区域的第二多晶硅层形成控制栅的一部分，使得形成的控制栅与控制栅介质层之间具有良好的界面态，提高闪存器件的性能；另一方面，第二区域的第二多晶硅层可以作为刻蚀第二区域的控制栅介质层时的掩膜，采用第二多晶硅层作为掩膜，能防止采用其他材料的掩膜，在去除掩膜时对第一区域控制栅介质层造成损伤，使得控制栅介质层与后续形成的控制栅的界面态变差。
[0028]进一步，在所述半导体衬底上形成硬掩膜层，所述硬掩膜层中具有若干平行分布的第三开口，所述第三开口暴露出半导体衬底的表面；以所述硬掩膜层为掩膜，沿第三开口刻蚀所述半导体衬底，在半导体衬底内形成沟槽；在所述第三开口和沟槽内填充满隔离材料，所述隔离材料的表面与硬掩膜层的表面齐平；去除所述硬掩膜层，形成第四开口，第四开口暴露出半导体衬底表面；在第四开口底部的半导体衬底上形成隧穿氧化层；在所述隧穿氧化层上形成第一多晶硅层，第一多晶硅层填充满第四开口，第一多晶硅层和隧穿氧化层构成浮栅层；去除相邻浮栅层之间的部分隔离材料，形成第一开口，第一开口底部剩余的隔离材料构成隔离结构。浮栅层可以子对准的形成在去除硬掩膜层后形成的第四开口的，提