4]位于第一开口的侧壁和底部以及浮栅214的表面的控制栅介质层215 ；
[0085]位于控制栅介质层215上的控制栅218，控制栅218填充满第一开口 ；
[0086]位于半导体衬底200的第二区域22上的选择栅221，所述选择栅221的顶部表面与控制栅218的底部表面齐平。
[0087]具体的，所述控制栅218包括第二多晶硅层216和第三多晶硅层217，所述第二多晶娃层216位于控制栅介质层215上,第二多晶娃层216填充满第一开口，第三多晶娃层217位于第二多晶娃层216表面。
[0088]请参考图16、图17和图19,所述选择栅221包括:包括:所述位于半导体衬底200第二区域22上的第一多晶娃层219,相邻第一多晶娃层219中具有第一子开口 ；位于第一子开口的侧壁和底部以及第一多晶硅层表面的隔离介质层223 ;位于隔离介质层223上的第二多晶娃层222,所述第二多晶娃层222填充满第一子开口 ；位于第二多晶娃层222中和隔离介质层223中的第二开口，所述第二开口暴露出第一多晶硅层219的顶部表面；位于第二多晶硅层222上的第三多晶硅层224，所述第三多晶硅层224填充满第二开口。
[0089]所述浮栅214或第一多晶硅层219的厚度为200?800埃。
[0090]所述第二多晶硅层216/222的厚度为200?800埃。
[0091]所述第三多晶硅层217/224的厚度为600?2500埃。
[0092]所述隔离介质层223的材料或结构与控制栅介质层215的材料或结构相同。
[0093]所述浮栅214和半导体衬底200之间还具有隧穿氧化层206，所述选择栅221和半导体衬底200之间还具有选择栅介质层206。
[0094]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种闪存器件的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底上形成有若干平行排布的浮栅层，相邻浮栅层之间具有第一开口，所述浮栅层包括隧穿氧化层和位于隧穿氧化层上的第一多晶硅层，所述半导体衬底包括若干平行的第一区域以及位于第一区域一端的第二区域，每个浮栅层覆盖半导体衬底的第一区域和第二区域； 在所述第一开口的侧壁和底部表面以及浮栅层的表面形成控制栅介质层； 在所述控制栅介质层上形成第二多晶硅层，所述第二多晶硅层填充满浮栅层之间的第一开口 ； 刻蚀第二区域的第二多晶硅层和控制栅介质层，形成暴露出第二区域的第一多晶硅层的第二开口； 在第二多晶硅层上形成第三多晶硅层，所述第三多晶硅层填充满所述第二开口 ； 沿与浮栅层排布的方向垂直的方向，刻蚀去除第二区域的第二开口两侧和第一区域的部分第三多晶娃层、第二多晶娃层、控制栅介质层、第一多晶娃层，在半导体衬底的第一区域的隧穿氧化层上形成浮栅、位于浮栅上的控制栅介质层、位于控制栅介质层上的控制栅，在半导体衬底的第二区域的隧穿氧化层上形成选择栅。
2.如权利要求1所述的闪存器件的形成方法，其特征在于，所述浮栅层的形成过程为:在所述半导体衬底上形成硬掩膜层，所述硬掩膜层中具有若干平行分布的第三开口，所述第三开口暴露出半导体衬底的表面；以所述硬掩膜层为掩膜，沿第三开口刻蚀所述半导体衬底，在半导体衬底内形成沟槽；在所述第三开口和沟槽内填充满隔离材料，所述隔离材料的表面与硬掩膜层的表面齐平；去除所述硬掩膜层，形成第四开口，第四开口暴露出半导体衬底表面；在第四开口底部的半导体衬底上形成隧穿氧化层；在所述隧穿氧化层上形成第一多晶硅层，第一多晶硅层填充满第四开口，第一多晶硅层和隧穿氧化层构成浮栅层；去除相邻浮栅层之间的部分隔离材料，形成第一开口，第一开口底部剩余的隔离材料构成隔离结构。
3.如权利要求2所述的闪存器件的形成方法，其特征在于，所述硬掩膜层的材料为SiN, S1N, SiCN或SiC中的一种或几种。
4.如权利要求2所述的闪存器件的形成方法，其特征在于，所述硬掩膜层的厚度为1000 ?2000 埃。
5.如权利要求2所述的闪存器件的形成方法，其特征在于，所述第一多晶硅层的形成过程为:形成覆盖所述隔离材料和填充第四开口的第一多晶硅材料层；平坦化所述第一多晶硅材料层，以隔离材料层表面为停止层，在第四开口内形成第一多晶硅层。
6.如权利要求2所述的闪存器件的形成方法，其特征在于，所述硬掩膜层的材料与隔离材料的材料不相同。
7.如权利要求1所述的闪存器件的形成方法，其特征在于，所述第一多晶硅层的厚度为200?800埃。
8.如权利要求1所述的闪存器件的形成方法，其特征在于，所述第二多晶硅层的厚度为200?800埃。
9.如权利要求1所述的闪存器件的形成方法，其特征在于，所述第三多晶硅层的厚度为600?2500埃。
10.如权利要求1所述的闪存器件的形成方法，其特征在于，所述控制栅介质层为氧化娃层、氮化娃层和氧化娃层的三层堆叠结构。
11.如权利要求1所述的闪存器件的形成方法，其特征在于，刻蚀第二区域的第二多晶娃层和控制栅介质层形成第二开口的工艺为各向异性的干法刻蚀。
12.如权利要求1所述的闪存器件的形成方法，其特征在于，还包括:在所述控制栅和选择栅两侧的半导体衬底内形成源区或漏区。
13.一种闪存器件，其特征在于，包括: 半导体衬底，所述半导体衬底包括若干平行的第一区域和位于第一区域一端的第二区域； 位于半导体衬底的第一区域上的若干浮栅，相邻浮栅之间具有第一开口 ； 位于第一开口的侧壁和底部以及浮栅的表面的控制栅介质层； 位于控制栅介质层上的控制栅，控制栅填充满第一开口 ； 位于半导体衬底的第二区域上的选择栅，所述选择栅的顶部表面与控制栅的底部表面齐平。
14.如权利要求13所述的闪存器件，其特征在于，所述控制栅包括第二多晶硅层和第三多晶娃层，所述第二多晶娃层位于控制栅介质层上，第二多晶娃层填充满第一开口，第三多晶娃层位于第二多晶娃层表面。
15.如权利要求13所述的闪存器件，其特征在于，所述选择栅包括:位于半导体衬底第二区域上的第一多晶硅层，相邻第一多晶硅层中具有第一子开口 ；位于第一子开口的侧壁和底部以及第一多晶硅层表面的隔离介质层；位于隔离介质层上的第二多晶硅层，所述第二多晶硅层填充满第一子开口 ；位于第二多晶硅层中和隔离介质层中的第二开口，所述第二开口暴露出隔离介质层底部的第一多晶硅层；位于第二多晶硅层上的第三多晶硅层，所述第三多晶硅层填充满第二开口。
16.如权利要求13或15所述的闪存器件，其特征在于，所述浮栅或第一多晶硅层的厚度为200?800埃。
17.如权利要求14或15所述的闪存器件，其特征在于，所述第二多晶硅层的厚度为200 ?800 埃。
18.如权利要求14或15所述的闪存器件，其特征在于，所述第三多晶硅层的厚度为600 ?2500 埃。
19.如权利要求15所述的闪存器件，其特征在于，所述隔离介质层的材料或结构与控制栅介质层的材料或结构相同。
20.如权利要求13所述的闪存器件，其特征在于，所述浮栅和半导体衬底之间还具有隧穿氧化层，所述选择栅和半导体衬底之间还具有选择栅介质层。
【专利摘要】一种闪存器件及其形成方法，其中所述闪存器件，包括：半导体衬底，所述半导体衬底包括若干平行的第一区域和位于第一区域一端的第二区域；位于半导体衬底的第一区域上的若干浮栅，相邻浮栅之间具有第一开口；位于第一开口的侧壁和底部以及浮栅的表面的控制栅介质层；位于控制栅介质层上的控制栅，控制栅填充满第一开口；位于半导体衬底的第二区域上的选择栅，所述选择栅的顶部表面与控制栅的底部表面齐平。本发明的闪存器件的性能提高。
【IPC分类】H01L29-423, H01L21-28, H01L27-115, H01L21-8247
【公开号】CN104752358
【申请号】CN201310745691
【发明人】宁先捷
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年7月1日
【申请日】2013年12月30日