存储器的形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种存储器的形成方法。
【背景技术】
[0002]随着时代的发展，信息的存储越来越重要，非易挥发存储器是一种较为成功的信息存储器，它是靠电荷保存在浮栅上来存储0/1信息的。非易挥发存储器在无电维持时，也能很好的抗磁干扰，因此非易挥发存储器得到广泛应用。
[0003]隧道氧化层非易挥发存储器(Eprom Tannel Oxide, ΕΤ0Χ)是较为常用的一种非易挥发存储器，ETOX包括控制栅、浮栅、浮栅栅氧层和源区、漏区，通过对控制栅施加电压，源区的电子在隧道效应作用下到达浮栅，实现存储器的写操作，对控制栅施加相反电压，浮栅上的电子在隧道效应作用下离开浮栅，实现存储单元的擦操作。浮栅上的电荷能决定源漏极之间是否导通，而这种存储器源漏之间的导通状态决定了存储的信息是O或是I。
[0004]在晶圆中，ETOX与外围驱动电路的晶体管通常同时形成，参考图1、图2，示出了现有技术一种形成ETOX的方法，ETOX与MOS管相邻。如图1所示，首先在衬底01上形成第一隔离结构02，将衬底01分为ETOX区衬底和MOS衬底区，其中ETOX区衬底用于形成ΕΤ0Χ，MOS衬底区用于形成MOS管。在ETOX区衬底中形成第二隔离结构03，在MOS衬底区中形成第三隔离结构04，在第二隔离结构03、第三隔离结构04露出的衬底01上形成隧道氧化层05，在ETOX区衬底的隧道氧化层05上形成多个浮栅06，用于形成ΕΤ0Χ，在MOS衬底区上的隧道氧化层05上形成多个栅极07，用于形成MOS管。在第一隔离结构02、第二隔离结构03、第三隔离结构04、浮栅06、栅极07的表面形成绝缘层08，去除栅极07、第二隔离结构03以及部分第一隔离结构02上的绝缘层08，以露出栅极07的表面，在多个浮栅06表面以及浮栅06之间覆盖多晶硅层09以形成控制栅，多晶硅层09覆盖在栅极07表面以及多个栅极07之间以形成栅极引线，对多个浮栅06表面以及浮栅06之间覆盖的多晶硅层09进行掺杂以增强控制栅的导电性，提高ETOX的编程速度。
[0005]但是在形成多晶硅层09的过程中，由于多个浮栅06间的距离较小，多晶硅的阶梯覆盖(step coverage)能力不佳,而使位于两浮栅06间多晶娃层09沉积品质较差,甚至形成孔洞lO(void)而降低多晶硅层09的导电性。
【发明内容】
[0006]本发明解决的问题是，提供一种存储器的形成方法，能够在不影响相邻晶体管的功能的同时降低形成孔洞的概率。
[0007]为解决上述问题，本发明提供一种存储器的形成方法，包括:
[0008]提供衬底，所述衬底分为存储器衬底区和晶体管衬底区，在所述存储器衬底区上形成多个浮栅，在所述晶体管区衬底上形成多个栅极，形成保形覆盖所述浮栅、栅极的绝缘层；
[0009]在所述绝缘层上形成原位掺杂的第一多晶硅层，所述第一多晶硅层填充满浮栅之间的间隙；
[0010]去除所述多个栅极表面的第一多晶硅层以及绝缘层；
[0011]在剩余的所述第一多晶硅层以及多个栅极上形成本征的第二多晶硅层。
[0012]可选的，在提供衬底的步骤中，在所述衬底中形成第一隔离结构，所述第一隔离结构用于将衬底分为存储器衬底区和晶体管衬底区。
[0013]可选的，在提供衬底的步骤中，在所述存储器衬底区中形成多个第二隔离结构；
[0014]形成多个浮栅的步骤包括:在所述多个第二隔离结构之间的衬底上形成多个浮栅。
[0015]可选的，在提供衬底的步骤中，在所述存储器衬底区上形成的多个浮栅的高度为80纳米到120纳米的范围内。
[0016]可选的，在提供衬底的步骤中，在所述存储器衬底区上形成有多个浮栅的间距在60纳米到70纳米的范围内。
[0017]可选的，在所述绝缘层上形成原位掺杂的第一多晶硅层的步骤包括:所述第一多晶硅层的厚度为30纳米到40纳米。
[0018]可选的，在所述绝缘层上形成原位掺杂的第一多晶硅层的步骤包括:采用化学气相沉积法形成所述第一多晶娃层，在化学气相沉积的同时，对所述第一多晶娃层进行掺杂。
[0019]可选的，在所述绝缘层上形成原位掺杂的第一多晶硅层的步骤包括:采用磷离子或砷离子对所述第一多晶硅层进行掺杂。
[0020]可选的，在形成第二多晶硅层以后，还包括:对位于第一多晶硅层表面的第二多晶硅层进行离子注入，注入的离子类型与第一多晶硅层的掺杂类型相同。
[0021]可选的，在形成第二多晶硅层以后，还包括:在第二多晶硅层中形成隔离结构，将位于存储器衬底区上方的第二多晶硅层和位于晶体管衬底区上方的第二多晶硅层分隔开。
[0022]可选的，在形成第二多晶硅层以后，还包括:在浮栅露出的存储器衬底区中形成源区、漏区。
[0023]与现有技术相比，本发明的技术方案具有以下优点:
[0024]在形成浮栅以及绝缘层以后，形成双层多晶硅层的存储器的控制栅。首先在所述绝缘层上形成原位掺杂的第一多晶硅层，所述第一多晶硅层的厚度高于浮栅且填充满浮栅之间的间隙，然后去除所述多个栅极表面的第一多晶硅层以及绝缘层，在所述第一多晶硅层以及多个栅极表面形成本征的第二多晶硅层。所述浮栅上方的第一多晶硅层、第二多晶硅层作为存储器的控制栅，所述栅极表面的第二多晶硅层作为晶体管的栅极引线。在所述绝缘层上形成原位掺杂的第一多晶硅层的过程中，原位掺杂的第一多晶硅层具有较好的阶梯覆盖能力，可以降低形成孔洞的概率，而覆盖在栅极表面的栅极引线为本征的第二多晶硅层，对晶体管的性能不会产生影响。
[0025]进一步的，多个浮栅的间距在60纳米到70纳米的范围内，所述第一多晶硅层的厚度为30纳米到40纳米，这样第一多晶硅层刚好填充满浮栅之间的空隙，在浮栅表面上的第一多晶硅层的厚度较薄，最终形成的存储器衬底区与晶体管衬底区上方的第二多晶硅层高度差不大，保证了较好的平整度。
【附图说明】
[0026]图1至图2是现有技术一种存储器的形成方法的示意图；
[0027]图3是本发明存储器的形成方法一实施例的流程图；
[0028]图4至图7是图3所示形成方法一实施例各个步骤的剖视图。
【具体实施方式】
[0029]随着半导体特征尺寸的缩小，存储器中ETOX浮栅之间的距离不断减小。在浮栅上沉积多晶硅层以形成控制栅的过程中，由于多个浮栅间的距离较小，多晶硅的阶梯覆盖能力不佳，而使位于两浮栅间多晶硅层沉积品质较差，甚至形成孔洞(void)而降低多晶硅层的导电性。
[0030]经过掺杂的多晶硅阶梯覆盖能力有效提高，采用沉积经过掺杂的多晶硅，可以降低形成孔洞的概率，但是经过掺杂的多晶硅同时覆盖于晶体管的栅极上，会影响晶体管的功能。
[0031]为了解决所述问题，本发明提供一种存储器的形成方法。参考图1，示出了本发明存储器的形成方法一实施例的流程图。本发明存储器的形成方法大致包括以下步骤:
[0032]步骤SI，提供衬底，所述衬底分为存储器衬底区和晶体管衬底区，在所述存储器衬底区上形成多个浮栅，在所述晶体管区衬底上形成多个栅极，形成保形覆盖所述多个浮栅、栅极的绝缘层；
[0033]步骤S2，在所述绝缘层上形成原位掺杂的第一多晶硅层，所述第一多晶硅层填充满浮栅之间的间隙；
[0034]步骤S3，去除所述多个栅极表面的第一多晶硅层以及绝缘层；
[0035]步骤S4，在所述第一多晶硅层以及多个栅极表面形成本征的第二多晶硅层。
[0036]通过上述步骤，可以降低在存储器的浮栅之间的多晶硅层中形成孔洞的概率，提高存储器的性能，而且对存储器以外的晶体管的性能不会产生影响。
[0037]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0038]参考图4，执行步骤SI，提供衬底100，具体地，在本实施例中，所述衬底100为硅衬底，在其他实施例中，所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本发明不做任何限制。
[0039]在提供衬底100以后，在所述衬底100中形成第一隔离结构101，所述第一隔离结构101用于将衬底100分为存储器衬底区和晶体管衬底区，在本实施例中，所述存储器为ΕΤ0Χ,所述晶体管为MOS管，所以存储器衬底区为ETOX衬底区，所述晶体管衬底区为MOS衬底区。但本发明对是否形成第一隔离结构不做限制，在其他实施例中，也可以采取其他方式将衬底100分为存储器衬底区和晶体管衬底区，所述存储器还可以为具有浮栅和控制栅结构的其他类型存储器，所述晶体管还可以为其他类型的晶体管。
[0040]在本实施例中，为将之后形成的浮栅105与栅极106隔离，所述第一隔离结构101的顶部高于衬底100表面。
[0041]在所述ETOX衬底区中形成多个第二隔离结构102，在所述MOS衬底区中形成多个第三隔离结构103，在所述多个第二隔离结构102之间的ETOX衬底区上形成多个浮栅105，在所述多个第三隔离结构103之间的MOS衬底区上形成多个栅极106。
[0042]需要说明的是，本实施例中，所述第三隔离结构103与所述多个栅极106相齐平从而形成一平整表面。在其他实施例中，所述第三隔离结构103还可以不与所述多个栅极106齐平。
[0043]在本实施例中，所述第一隔离结构1