7表示被配置为使由成像装置1004输出的成像数据经历各种类型的校正或者对成像数据进行压缩的信号处理器。在图9中，附图标记1008表示被配置为向成像装置1004和信号处理器1007输出各种类型的定时信号的定时发生器，并且1009表示被配置为控制整个数字静态相机的整体控制单元。附图标记1010表示被配置为临时存储图像数据的帧存储器单元，1011表示被配置为对记录介质执行记录或读出的接口单元，并且1012表示被配置为执行成像数据的记录或读出的、能够连接到成像装置1004以及与成像装置1004断开连接的记录介质，诸如半导体存储器等。另外，附图标记1013表示被配置为与外部计算机等进行通信的接口单元。在此，定时信号等可以从成像系统的外部输入。成像系统可至少包括成像装置1004，以及被配置为处理从成像装置1004输出的成像信号的信号处理器1007。
[0126]本实施例中描述了其中成像装置1004和AD转换单元被设到不同的半导体衬底的配置。然而，成像装置1004和AD转换单元可在同一半导体衬底上形成。另外，成像装置1004和信号处理器1007可在同一半导体衬底上形成。
[0127]另外，信号处理器1007可被配置为对基于在第一光电转换单元1lA处生成的电载流子的信号和基于在第二光电转换单元102A处生成的电载流子的信号进行处理，以获得从成像装置1004到对象的距离信息。
[0128]根据第一实施例和第二实施例的其中之一的成像装置被用作根据本实施例的成像系统中的成像装置1004。因此，通过将本公开的实施例应用到成像系统，可以改善JFET的特性。
[0129]虽然已参考示范性实施例描述了本公开，但要理解，本发明不限于公开的示范性实施例。所附权利要求的范围应被赋予最宽泛的解释以涵盖所有这种修改和等效的结构及功能。
【主权项】
1.一种成像装置，包括: 设在半导体衬底中的结型场效应晶体管， 其中 所述结型场效应晶体管包括第一导电类型的沟道区域、第一导电类型的源极区域、第二导电类型的第一栅极区域、第二导电类型的第二栅极区域、第二导电类型的第三栅极区域以及第二导电类型的第四栅极区域， 第一栅极区域和第二栅极区域被设置在沿着半导体衬底的表面的方向上， 第三栅极区域和第四栅极区域被设置在沿着半导体衬底的表面的方向上， 第一栅极区域和第三栅极区域被设置在半导体衬底的深度方向上， 第一栅极区域被设置在所述表面与第三栅极区域之间， 第二栅极区域和第四栅极区域被设置在所述深度方向上， 第二栅极区域被设置在所述表面与第四栅极区域之间， 沟道区域包括被设置在第一栅极区域与第三栅极区域之间的第一区域和被设置在第二栅极区域与第四栅极区域之间的第二区域， 源极区域被设置在第一栅极区域与第二栅极区域之间，并且 具有比第三栅极区域的杂质密度低并且比第四栅极区域的杂质密度低的杂质密度的第二导电类型的半导体区域被设置在第三栅极区域与第四栅极区域之间。
2.根据权利要求1所述的成像装置，其中 沟道区域到与所述表面平行的平面的正交投影与第一栅极区域到所述平面上的正交投影和第二栅极区域到所述平面上的正交投影中的每一个相交。
3.根据权利要求2所述的成像装置，其中 第一栅极区域到所述平面上的正交投影与第三栅极区域到所述平面上的正交投影相同，并且 第二栅极区域到所述平面上的正交投影与第四栅极区域到所述平面上的正交投影相同。
4.根据权利要求1所述的成像装置，其中 具有与第三栅极区域和第四栅极区域相同导电类型的区域在整个所述半导体区域中从第三栅极区域在空间上延续到第四栅极区域。
5.根据权利要求1所述的成像装置，其中 在所述半导体区域与第三栅极区域之间和/或在所述半导体区域与第四栅极区域之间形成耗尽层。
6.根据权利要求1所述的成像装置，其中 沟道区域包括被设置在源极区域与所述半导体区域之间的第三区域，并且 源极区域的杂质密度高于第三区域的杂质密度。
7.一种成像装置，包括: 设在半导体衬底中的结型场效应晶体管， 其中 所述结型场效应晶体管包括第一导电类型的沟道区域、第一导电类型的源极区域、第二导电类型的第一栅极区域、第二导电类型的第二栅极区域、第二导电类型的第三栅极区域以及第二导电类型的第四栅极区域， 第一栅极区域和第二栅极区域被设置在沿着半导体衬底的表面的方向上， 第三栅极区域和第四栅极区域被设置在沿着半导体衬底的表面的方向上， 第一栅极区域和第三栅极区域被设置在半导体衬底的深度方向上， 第一栅极区域被设置在所述表面与第三栅极区域之间， 第二栅极区域和第四栅极区域被设置在所述深度方向上， 第二栅极区域被设置在所述表面与第四栅极区域之间， 沟道区域包括被设置在第一栅极区域与第三栅极区域之间的第一区域和被设置在第二栅极区域与第四栅极区域之间的第二区域， 源极区域被设置在第一栅极区域与第二栅极区域之间，并且 设有第一导电类型的半导体区域以从第三栅极区域在空间上延续到第四栅极区域。
8.根据权利要求7所述的成像装置，其中 形成耗尽层以从第三栅极区域在空间上延续到第四栅极区域。
9.一种成像装置，包括: 设在半导体衬底中的结型场效应晶体管， 其中 所述结型场效应晶体管包括第一导电类型的沟道区域、第一导电类型的源极区域和第二导电类型的半导体区域， 沟道区域被设置在所述半导体区域与半导体衬底的表面之间， 源极区域的至少一部分被设置在沟道区域与所述表面之间， 所述半导体区域包括第一部分、第二部分和第三部分， 所述第一部分的杂质密度低于所述第二部分的杂质密度并且低于所述第三部分的杂质密度， 所述第一部分被设置在所述第二部分与所述第三部分之间，并且所述第一部分到与所述表面平行的平面上的正交投影与源极区域到所述平面上的正交投影重叠。
10.根据权利要求9所述的成像装置，其中 所述第二部分和所述第三部分中的每一个与沟道区域形成P-N结。
11.根据权利要求9所述的成像装置，其中 源极区域的杂质密度高于沟道区域的杂质密度。
12.根据权利要求9所述的成像装置，其中 所述结型场效应晶体管包括被设置在所述表面与沟道区域之间的第二导电类型的栅极区域。
13.一种成像系统，包括: 根据权利要求1所述的成像装置；以及 信号处理单元，被配置为处理从所述成像装置输出的信号。
14.一种成像装置的制造方法，该成像装置包括设在半导体衬底中的结型场效应晶体管，所述制造方法包括: 通过利用限定第一开口的第一掩模以第一杂质掺杂所述半导体衬底来形成所述结型场效应晶体管的栅极区域；以及 利用限定第二开口的第二掩模，以具有与第一杂质相同的导电类型的第二杂质来掺杂处于与栅极区域的至少一部分相同的深度处的区域， 其中 第一开口包括由所述第一掩模划分的多个子开口， 第二开口到与所述半导体衬底的表面平行的平面上的正交投影与第一掩模的被设置在所述子开口之间的部分到所述平面上的正交投影至少部分重叠。
15.根据权利要求14所述的制造方法，还包括: 通过利用限定第三开口的第三掩模以第三杂质掺杂所述半导体衬底来形成所述结型场效应晶体管的沟道区域； 其中 所述子开口到所述平面上的正交投影中的每一个与第三开口到所述平面上的正交投影相交。
16.根据权利要求14所述的制造方法，其中 栅极区域包括被设置在彼此不同的深度处的表面栅极区域和掩埋栅极区域， 形成栅极区域包括以彼此不同的注入能量执行的多次离子注入，每次离子注入使用第一掩模，并且 在与所述掩埋栅极区域的至少一部分相同的深度处掺杂第二杂质。
17.根据权利要求16所述的制造方法，还包括: 形成所述结型场效应晶体管的被设置在表面栅极区域与掩埋栅极区域之间的沟道区域。
18.根据权利要求17所述的制造方法，其中 通过利用限定第三开口的第三掩模以第三杂质掺杂所述半导体衬底来形成沟道区域，并且 所述子开口到所述平面上的正交投影中的每一个与第三开口到所述平面上的正交投影相交。
19.根据权利要求16所述的制造方法，还包括: 形成所述结型场效应晶体管的被设置在与所述多个子开口相对应地形成的表面栅极区域之间的源极区域。
20.根据权利要求14所述的制造方法，还包括: 通过利用限定第四开口的第四掩模以第四杂质掺杂所述半导体衬底来形成所述结型场效应晶体管的源极区域， 其中 第四开口到所述平面上的正交投影与第一掩模的被设置在所述子开口之间的部分到所述平面上的正交投影重叠，并且 第四开口到所述平面上的正交投影与第二开口到所述平面上的正交投影重叠。
【专利摘要】本公开涉及成像装置、成像系统和成像装置的制造方法。衬底中的结型场效应晶体管(JFET)包括第一导电类型的沟道区域和源极区域以及第二导电类型的第一至第四栅极区域。第一和第二栅极区域被设置在沿着衬底的表面的方向上。第三和第四栅极区域被设置在该方向上。第一和第三栅极区域被设置在深度方向上。第一栅极区域被设置在所述表面与第三栅极区域之间。第二和第四栅极区域被设置在深度方向上。第二栅极区域被设置在所述表面与第四栅极区域之间。沟道区域包括被设置在第一和第三栅极区域之间的第一区域和被设置在第二和第四栅极区域之间的第二区域。源极区域被设置在第一和第二栅极区域之间。
【IPC分类】H01L29-10, H01L27-146, H01L29-06, H01L29-808
【公开号】CN104752450
【申请号】CN201410823142
【发明人】篠原真人, 熊野秀臣
【申请人】佳能株式会社
【公开日】2015年7月1日
【申请日】2014年12月25日
【公告号】US20150179698