半导体装置的制造方法
【技术领域】
[0001]本说明书所公开的技术涉及一种半导体装置。
【背景技术】
[0002]在专利文献I中公开了一种在一个半导体基板上形成有IGBT(Insulated GateBipolar Transistor,绝缘栅双极性晶体管)和二极管的半导体装置(所谓的RC-1GBT，反向导通型绝缘栅双极性晶体管)。
[0003]另外，在专利文献2中公开了一种为了对二极管的pn结导通的情况进行抑制，而设置了η柱区和η势皇区的二极管。η柱区与阳极电极肖特基接触。通过η柱区和η势皇区而形成了对pn结进行旁通的电路路径。由于肖特基接触与pn结相比先导通，因此抑制了 pn结导通的情况。
[0004]专利文献1:日本特开2012-043890号公报
[0005]专利文献2:日本特开2013-048230号公报
【发明内容】
[0006]如专利文献I所记载的那样，在RC-1GBT中有时会产生被称作栅极干扰的现象。SP，当向IGBT的栅极施加预定电压时，将会对二极管的动作产生影响，从而使二极管的动作变得不稳定。
[0007]也能够如专利文献2那样在RC-1GBT的二极管部分采用具有肖特基接触的二极管结构。在这种情况下，也会产生栅极干扰的问题。因此，在本说明书中，提供一种在采用了具有肖特基接触的二极管结构的RC-1GBT中，对栅极干扰进行抑制的技术。
[0008]本说明书所公开的半导体装置具有:半导体基板，其具有二极管区域和IGBT区域；阳极电极，其被形成于所述二极管区域内的所述半导体基板的表面上；阴极电极，其被形成于所述二极管区域内的所述半导体基板的背面上；发射极，其被形成于所述IGBT区域内的所述表面上；集电极，其被形成于所述IGBT区域内的所述背面上；栅极绝缘膜；以及栅电极。所述二极管区域具有Φ型的阳极区，其与所述阳极电极欧姆接触；n型的多个柱区，其被配置于所述阳极区的侧方，并与所述阳极区相接，且与所述阳极电极肖特基接触；η型的势皇区，其被配置于所述阳极区的背面侧，并与所述阳极区相接，且与多个所述柱区相连；η型的二极管漂移区，其被配置于所述势皇区的背面侧，且与所述势皇区相比η型杂质浓度较低；以及η型的阴极区，其被配置于所述二极管漂移区的背面侧，并被连接于所述阴极电极，且与所述二极管漂移区相比η型杂质浓度较高。所述IGBT区域具有:η型的发射区，其与所述发射极欧姆接触；Ρ型的体区，其与所述发射极欧姆接触；η型的IGBT漂移区，其与所述二极管漂移区相连，并通过所述体区而与所述发射区分离；以及P型的集电区，其被连接于所述集电极，并通过所述IGBT漂移区而与所述体区分离。所述栅电极隔着所述栅极绝缘膜而与将所述发射区和所述IGBT漂移区之间分离的所述体区对置。多个所述柱区中的第一柱区相对于所述阳极电极的导通电阻与多个所述柱区中的第二柱区相对于所述阳极电极的导通电阻相比较高，所述第二柱区处于与第一柱区相比距所述IGBT区域较近的位置处。
[0009]另外，上述“导通电阻”是指，由阳极电极和柱区构成的肖特基势皇二极管的电流的流通容易度。肖特基势皇二极管的开启电压较高是指导通电阻较高。此外，肖特基势皇二极管的电流的上升角度较小是指导通电阻较高。此外，上述阳极电极和上述发射极既可以被一体化，也可以被分离。此外，上述阴极电极和上述集电极既可以被一体化，也可以被分呙。
[0010]在该半导体装置中，在与距IGBT区域较近的第二柱区相比离IGBT区域较远的第一柱区中，相对于阳极电极的电阻较高。因此，与在第一柱区的附近相比，在第二柱区的附近，png (即，由阳极区和势皇区构成的pn结)较难导通，从而电流难以流通。因此，即使由于栅极干扰而使电流未在距IGBT区域较近的第二柱区周围流通，对二极管区域整体的电流值的影响也较小。因此，该半导体装置不易受到栅极干扰的影响。
【附图说明】
[0011]图1为实施例1的半导体装置10的剖视图。
[0012]图2为实施例1的半导体装置10的俯视图。
[0013]图3为表示实施例1的SBD24a、24b的特性的曲线图。
[0014]图4为实施例2的半导体装置的纵向剖视图。
[0015]图5为表示实施例2的SBD24a、24b的特性的曲线图。
[0016]图6为改变例的半导体装置的俯视图。
[0017]图7为改变例的半导体装置的俯视图。
[0018]图8为改变例的半导体装置的纵向剖视图。
【具体实施方式】
[0019]首先，对以下所说明的实施例的特征进行列举。另外，以下所列举的特征均为独立且有用的特征。
[0020](特征I)第一柱区相对于阳极电极的接触面积与第二柱区相对于阳极电极的接触面积相比较窄。
[0021](特征2)第一柱区的半导体基板表面上的η型杂质浓度与第二柱区的半导体基板表面上的η型杂质浓度相比较低。
[0022][实施例1])
[0023]图1所示的实施例1的半导体装置10具有半导体基板12、上部电极14、下部电极16。半导体基板12为娃制的基板。上部电极14被形成于半导体基板12的上表面12a上。下部电极16a被形成于半导体基板12的下表面上。半导体基板12具有形成有IGBT的IGBT区域90和形成有二极管的二极管区域92。即，半导体装置10为所谓的RC-1GBT。如图2所示，在半导体基板12上交替地形成有IGBT区域90和二极管区域92。
[0024]如图1所示，在二极管区域92内的半导体基板12中形成有阳极区34、柱区24、势皇区26、漂移区28、缓冲区30以及阴极区36。
[0025]阳极区34为P型，并被形成在半导体基板12的露出于上表面12a的范围内。阳极区34具有阳极接触区34a和低浓度阳极区34b。阳极接触区34a被形成在半导体基板12的露出于上表面12a的范围内。阳极接触区34a的p型杂质浓度较高，并且阳极接触区34a与上部电极14欧姆接触。低浓度阳极区34b被形成于阳极接触区34a的下侧和侧方。低浓度阳极区34b的P型杂质浓度与阳极接触区34a相比较低。
[0026]柱区24为η型，并被形成在半导体基板12的露出于上表面12a的范围内。柱区24在低浓度阳极区34b的侧方与低浓度阳极区34b相接。柱区24从半导体基板12的上表面12a起延伸至阳极区34的下端的深度。换言之，在与阳极区34的下端相比较浅的位置处从侧方与阳极区34相接的η型区域为柱区24。柱区24与上部电极14肖特基接触。
[0027]在实施例1中，被配置于距IGBT区域90较近的位置处的两个柱区24b的宽度W2，宽于被配置于与柱区24b相比距IGBT区域90较远的位置处的柱区24a的宽度Wl。因此，各柱区24b露出于上表面12a的面积与各柱区24a露出于上表面12a的面积相比较大。换言之，各柱区24b与上部电极14肖特基接触的区域的面积大于各柱区24a与上部电极14肖特基接触的区域的面积。另外，以下将二极管区域92中的形成有柱区24a的区域(即，距IGBT区域90较远的区域)称作第一二极管区域92a，将形成有柱区24b的区域(即，距IGBT区域90较近的区域)称作第二二极管区域92b。
[0028]势皇区26为η型，并被形成于阳极区34和柱区24的下侧。势皇区26与柱区24相连接。势皇区26与阳极区34相接。
[0029]漂移区28为η型，并被形成于势皇区26的下侧。漂移区28通过势皇区26而与阳极区34分离。在漂移区28内，η型杂质浓度大致均匀地分布。换言之，η型杂质浓度大致均匀地分布的区域为漂移区28，而存在于漂移区28的上侧，并且η型杂质浓度与大致均匀地分布的值相比较高的区域为势皇区26。
[0030]缓冲区30为η型，并被形成于漂移区28的下侧。缓冲区30的η型杂质浓度与漂移区28相比较高。
[0031]阴极区36为η型，并被形成于缓冲区30的下侧。阴极区36具有与缓冲区30相比较高的η型杂质浓度。阴极区36被形成在半导体基板12的露出于下表面的范围内。阴极区36与下部电极16欧姆接触。
[0032]在二极管区域92内的半导体基板12的上表面12a上形成有多个沟槽。各沟槽贯穿阳极区34以及势皇区26直至漂移区28。各沟槽的内表面被绝缘膜50所覆盖。在各沟槽内形成有控制电极52。控制电极52通过绝缘膜50而与半导体基板12绝缘。控制电极52的上表面12a被绝缘膜54所覆盖。控制电极52通过绝缘膜54而与上部电极14绝缘。
[0033]在IGBT区域90内的半导体基板12中形成有发射区20、体区22、柱区24、势皇区26、漂移区28、缓冲区30、集电区32。
[0034]发射区20为η型，并被形成在半导体基板12的露出于上表面12a的范围内。发射区20与上部电极14欧姆接触。
[0035]体区22为P型，并被形成在半导体基板12的露出于上表面12a的范围内。体区22具有体接触区22a和低浓度体区22b。体接触区22a被形成在半导体基板12的露出于上表面12a的范围内。体接触区22a的p型杂质浓度较高，并且体接触区22a与上部电极14欧姆接触。低浓度体区22b被形成于发射区20以及体接触区22a的下侧和体接触区22a的侧方。低浓度体区22b的P型杂质浓度与体接触区22a相比较低。体区22被形成在与阳极区34大致相同的深度范围内。
[0036]在体区22的侧方形成有上述的柱区24。
[0037]在体区22的下侧形成有上述的势皇区26。
[0038]在IGBT区域90内的势皇区26的下侧形成有上述的漂移区28。漂移区28从二极管区域92跨及IGBT区域90而延伸。漂移区28通过势皇区26而与体区22分离。
[0039]在IGBT区域90内的漂移区28的下侧形成有上述的缓冲区30。缓冲区30从二极管区域92跨及IGBT区域90而延伸。
[0040]集电区32为P型，并被形成于IGBT区域90内的缓冲区30的下侧。集电区32被形成在半导体基板12的露出于下表面的范围内。集电区32与下部基板16欧姆接触。
[0041]在IGBT区域90内的半导体基板12的上表面12a上形成有多个沟槽。各个沟槽贯穿发射区20、低浓度体区22b和势皇区26直至漂移区28。各沟槽的内表面被栅极绝缘膜40所覆盖。在各沟槽内形成有栅电极42。栅电极42通过栅极绝缘膜40而与半导体基板12绝缘。栅电极42隔着栅极绝缘膜40而与发射区20、低浓度体区22b、势皇区26以及漂移区28对置。栅电极42的上表面12a被绝缘膜44所覆盖。栅电极42通过绝缘膜44而与上部电极14绝缘。
[0042]接下来，对柱区24a、24b的特性进行说明。在二极管区域92内，通过上部电极14和与上部电极14肖特基接触的柱区24而形成了肖特基势皇二极管(以下称作SBD)。在此，如上所述，柱区24a的肖特基接触区域的面积与柱区24b的肖特基接触区域的面积相比较小。因此，在由上部电极14和柱区24a形成的SBD (以下称作SBD24a)和由上部电极14和柱区24b形成的SBD(以下称作S