半导体装置的制造方法
【专利说明】半导体装置
[0001]相关申请的引用:本申请基于2014年3月13日申请的日本专利申请第2014 —050789号的优先权利益，并且要求该优先权利益，在本申请中通过引用包含该在先申请的全部内容。
技术领域
[0002]本发明的实施方式一般而言涉及半导体装置。
【背景技术】
[0003]例如，有在硅基板的(111)面上设置含有氮化镓的半导体元件的例子。另一方面，也有在硅基板的(100)面上设置半导体元件的例子。例如，还有将在(111)面上形成的半导体元件和在(100)面上形成的半导体元件层叠而成的半导体装置。在半导体装置中，要求高性能且稳定的特性。
【发明内容】
[0004]本发明的实施方式提供一种高性能且特性稳定的半导体装置。
[0005]实施方式提供一种半导体装置，具备:娃基板，包含有:第一部分，具有第一面；和第二部分；具有与所述第一面之间的角度为125度以上126度以下的第二面；第一半导体元件，设置在所述第一部分；第一半导体层，设置在所述第二面之上；以及第二半导体元件，设置在所述第一半导体层。
[0006]实施方式能够获得高性能且特性稳定的半导体装置。
【附图说明】
[0007]图1(a)?图1(c)是示例实施方式的半导体装置的示意图。
[0008]图2(a)?图2(d)是示例第一实施方式的半导体装置的示意截面图。
[0009]图3是示例第一实施方式的半导体装置的透视俯视图。
[0010]图4(a)?图4(e)是示例第一实施方式的半导体装置的制造工序的示意图。
[0011]图5(a)以及图5(b)是示例第二实施方式的半导体装置的示意图。
[0012]图6是示例第三实施方式的半导体装置的示意图。
【具体实施方式】
[0013]以下，参照附图对各实施方式进行说明。
[0014]另外，附图仅是示意性或者概念性的图，关于各部分的厚度与宽度之间的关系、部分间的大小的比率等不一定与现实中相同。此外，在表示相同的部分的情况下，也有时会由于附图不同而相互的尺寸、比率不同。
[0015]另外，在本申请说明书和各图中，对与在前面出现过的图中叙述过的要素同样的要素，赋予相同的附图标记，适当省略详细的说明。
[0016](第一实施方式)
[0017]图1(a)?图1(c)是示例实施方式的半导体装置的示意图。
[0018]图1 (a)是实施方式的半导体装置200的透视俯视图。
[0019]图1(b)是图1(a)的Al —A2线的示意截面图。
[0020]图1 (c)是图1 (b)的BI — B2线的示意截面图。
[0021]图1(a)?图1(c)中，为了便于观察，省略一部分要素地进行了表示。
[0022]如图1 (a)?图1 (C)所示，实施方式的半导体装置200包含有硅基板110、第一半导体层80、第一半导体兀件10、第二半导体兀件20。
[0023]娃基板110包含有第一部分101和第二部分102。第一部分101包含有第一面71。第二部分102包含有第二面72。该例子中，第二部分102还包含有第三面73、第四面74、第五面75。
[0024]硅基板110含有硅(Si)。第一面71例如为硅的(100)面。第二面72例如为硅的(111)面。第三面73、第四面74以及第五面75为硅的(111)面。
[0025]第二?五面72、73、74、75例如是与第一面71连续地设置的面。第一面71与第二?五面72、73、74、75各自之间所成的角度(第一角度Θ I)例如分别为125度以上126度以下。第一面71与第二?五面72、73、74、75各自之间所成的角度例如为125.26度。
[0026]将与第一面71垂直的I个方向设为Z轴方向。将与Z轴方向垂直的I个方向设为X轴方向。将与X轴方向垂直且与Z轴方向垂直的方向设为Y轴方向。
[0027]该例子中，硅基板110在X — Y平面内延伸。
[0028]第三面73以及第四面74各自为与第二面72相邻的面。例如，第三面73是与第二面72共享一边的面，第四面74是与第二面72共享另一边的面。
[0029]第五面75是与第三面73、第四面74相邻的面。例如，第五面75是与第三面73以及第四面74分别共享一边的面。
[0030]例如，第二?第五面72?75是在具有(100)面的硅基板上使用晶体各向异性蚀刻来形成的、硅的(111)面。如图1(b)以及图1(C)所示，第二?第五面72?75在剖面中为楔形状的倾斜面。
[0031]第二部分102包含有交叉部78。交叉部78是第二面72、第三面73、第四面74以及第五面75相互交叉的部分。交叉部78例如当投影到X — Y平面上时与第二部分102的中心区域对应。
[0032]在具有第一面71的第一部分101设置有第一半导体元件10。第一半导体元件10例如包含有第一漏极区域U、第一源极区域12、栅电极13 (第一栅电极)、沟道区域14(第一沟道区域)、栅极绝缘膜15 (第一栅极绝缘膜)。第一半导体元件10例如为M0SFET。
[0033]第一漏极区域11设置在第一部分101。第一源极区域12设置在第一部分101，与第一漏极区域11分离。第一漏极区域11例如在X — Y平面内与第一源极区域并列。
[0034]第一漏极区域11以及第一源极区域12分别例如是包含有第一面71的一部分的区域。即，设置在硅基板110的上表面侧。
[0035]第一沟道区域14设置在第一漏极区域11与第一源极区域12之间。栅极绝缘膜15设置在第一沟道区域14之上。栅电极13设置在栅极绝缘膜15之上。
[0036]第一漏极区域11包含有第一导电型(例如η型)的杂质。例如，第一漏极区域11中的杂质浓度比硅基板110中的杂质浓度高。
[0037]第一源极区域12包含有与第一漏极区域11同样的第一导电型的杂质。例如，第一源极区域12中的杂质浓度比硅基板110中的杂质浓度高。
[0038]实施方式中，也可以是，第一漏极区域11以及第一源极区域12包含有第二导电型(例如P型)的杂质。η型的杂质例如使用磷⑵或者砷(As)。P型的杂质例如使用硼⑶。
[0039]栅电极13例如使用多晶硅。栅极绝缘膜15例如使用氧化硅或者氮氧化硅。
[0040]例如,第一半导体元件10还包含有第一漏电极51以及第一源电极52。第一漏电极51与第一漏极区域11电连接。第一源电极52与第一源极区域12电连接。
[0041]第一半导体层80例如设置在第二部分102之上。第一半导体层80包含有第一区域80a。第一区域80a的至少一部分设置在第二面72之上。
[0042]第一半导体层80例如包含有AlxGa1 - XN (O含x < 1)。第一半导体层80例如包含有第一层81、第二层82。在第一层81与第二面72之间设置有第二层82。第一层81例如包含有 AlxlGa1 — xlN (O < xl < I)。第二层 82 例如包含有 Alx2Ga1 — x2N (O 兰 x2 < xl)。第二层82例如为GaN层。此外，第二层82例如无掺杂。第二层82例如不包含有杂质。第一层81的Al的组成比例如比第二层82的Al的组成比高。第一层81例如为AlGaN层。例如，也可以是，将第二层82设为AlGaN层，将第一层81设为Al组成比高于第二层82的AlGaN层。
[0043]例如,在娃基板110与第一半导体层80之间设置有基底层83。例如,在第一半导体层80与