单排直插无引线半导体封装的制作方法
【技术领域】
[0001]本发明涉及半导体封装技术。
【背景技术】
[0002]半导体封装工业一直寻求降低半导体封装的尺寸。工业中最新的趋势是使用表面贴装技术(SMT)以替代常规镀通孔(PTH)技术。相比PTH技术，SMT技术具有多个明显的优点，例如封装密度更大、互连长度更短并且更容易自动化。在相对较新的扁平无引线封装结构中，将横向突起在封装外部、占据空间的外部引线消除，以实现更小的半导体封装。取而代之，在半导体封装的表面上设置外部电极焊盘(pad)，用于与印刷电路板连接。半导体封装在印刷电路板上的覆盖区(footprint)至关重要。随着单个半导体封装的覆盖区减小，印刷电路板(PCB)的尺寸可以减小，和/或在印刷电路板上省出更多的面积用于其他半导体封装。相应地可以减小电子设备的尺寸。
[0003]由于压低了扁平无引线封装的尺寸，在焊盘之间保持足够空间以降低或阻止焊盘之间的电干扰依然很重要。例如，希望能够最大化封装底面上外露焊盘之间的距离，而同时仍提供足够的焊盘表面积，以实现与印刷电路板的可靠物理连接和电连接。焊盘之间的充分空间还受到安装技术的限制。在常规镀通孔技术中，由于封装上的引线适合电路板中的孔，因此安装相对简单。镀通孔安装使用沿用已久的焊接方法。引线提供额外的机械强度和机械完整性。针对无引线封装，焊膏可以涂布在印刷电路板上，并且封装通过焊料连接到电路板。焊膏的涂布可能影响到封装的尺寸，因为在电路板上的焊料着料点受到尺寸和隔离二者的限制。
[0004]最小的常规无引线(或没有引线)封装采用两排焊盘或端子。具有六个焊盘的封装采用两排焊盘，每排三个焊盘，并且具有八个焊盘的封装采用两排焊盘，每排四个焊盘。在这种常规封装中，两个焊盘排之间的距离大于焊盘沿着排的间距。PCB上的电子器件的尺寸还由丝网印刷技术(screen print technology)确定，要求器件四周有宽阔的区域，以允许在焊料中形成能够检查的弯月面。因此，双排直插无引线器件的覆盖区具有相对大的面积。
【发明内容】
[0005]公开了一种具有单排直插焊盘排(single inline row of pads)的封装半导体器件的实施例。半导体器件的一个实施例包括半导体芯片和限定边界并具有底面的无引线封装结构。无引线封装结构包括暴露在所述封装结构底面处的三个或更多个焊盘。每个焊盘或端子位于单排直插排之中。因为焊盘位于单排之中，所以焊盘之间的分隔距离和间距仅在单个方向上重要(critical) ο此外，在封装中只需要奇数个焊盘的应用中，单排直插封装在空间/面积上比双排直插封装(例如2x3阵列或2x4阵列)更高效，还能够限制封装在印刷电路板上的覆盖区。在实施例中，无引线封装结构限定矩形底部边界。在另一个实施例中，无引线封装结构的矩形底部边界的宽度大约是0.45_。在其他实施例中，宽度可以大约在0.4mm和0.5mm之间。在一些实施例中，根据焊盘的大小和形状，宽度可以大于0.5_。
[0006]在一些实施例中，无引线封装结构的底部边界的宽度与焊盘的宽度相同。在一些实施例中，底部边界的宽度大于焊盘的宽度。在实施例中，每一个焊盘之间的间距(例如从焊盘中心测量)大约是0.35mm。在另一个实施例中，每一个焊盘之间的间距大约是0.30mm。
[0007]在一些实施例中，无引线封装结构具有与底面相邻的四个侧面(两个纵侧面和两个端侧面)。在实施例中，暴露在底面上的多个焊盘中的每一个是侧面可粘的(即，除了暴露在底面，多个焊盘还暴露在侧面上)。在实施例中，每一个焊盘是侧面可粘的并暴露在无引线封装的第一纵侧面上。因此，无引线封装的每一个焊盘暴露在无引线封装的侧面上，这能够更容易地检查无引线封装结构在印刷电路板上的安装。例如，这种检查可以只需要查看无引线封装结构的单侧。在实施例中，每一个焊盘在两个侧面是侧面可粘的。在实施例中，每一个焊盘暴露在无引线封装的第一纵侧面上和无引线封装的第二纵侧面上。因此，该无引线封装允许在多于一个的侧面上检查每一个焊盘或端子。在实施例中，纵向侧面上的焊盘中仅一部分是侧面可粘的。
[0008]在实施例中，位于单排直插焊盘排的两端处的两个端焊盘都是侧面可粘的，每一个焊盘暴露在无引线封装结构的相对端侧面上。在实施例中，在位于单排直插焊盘排的端部处的两个端焊盘中，仅一个是侧面可粘的，该焊盘暴露在无引线封装的端侧面上。
[0009]在实施例中，多个焊盘中的每一个具有多边形形状。焊盘的形状可以是任意形状，包括但不限于，方形、三角形、矩形、梯形、四边形、或者其他的多边形形状。可以对形状进行优化以提供充足的空间，从而提供可靠的连接，并在焊盘之间留下足够空间以降低短接的可能性。在实施例中，焊盘具有不规则形状，并且可以是能够产生通过焊盘的连接的任意形状。在实施例中，多个焊盘中的每一个位于单排直插排之中，底面上的任一个焊盘都不在单排直插排之外。
[0010]在实施例中，多个焊盘中的每一个位于沿封装结构底面的线中。在实施例中，该线被限定为穿过在焊盘排端部处的焊盘的几何中心并跨过该排中每一个其他焊盘的线。在实施例中，多个焊盘的外边缘共线。
【附图说明】
[0011]结合通过本发明原理的示例方式而示出的附图，通过以下详细描述，根据本发明的其他方案将变得清楚。
[0012]图1示出了常规的2x3六焊盘阵列无引线封装，所述封装具有半导体芯片以及与半导体芯片的导电焊盘相连的导线。
[0013]图2A示出了六焊盘单排直插无引线封装，所述封装具有半导体芯片和与半导体芯片的导电焊盘相连的导线。
[0014]图2B示出了与图2A类似的六个焊盘无引线封装结构的底面的实施例。
[0015]图2C示出了图2B的六焊盘无引线封装结构的底部透视图。
[0016]图3A示出了六焊盘无引线封装结构的底面的实施例，其中两个端焊盘是侧面可粘的。
[0017]图3B示出了图3A的六焊盘无引线封装结构的底部透视图，示出了暴露在端侧面上的端焊盘。
[0018]图4A示出了六焊盘无引线封装结构的底面的实施例，其中每一个焊盘沿纵侧面是侧面可粘。
[0019]图4B示出了图4A的六焊盘无引线封装结构的底部透视图，示出了暴露在纵侧面上的焊盘。
[0020]图5A示出了具有尺寸的四焊盘无引线封装结构的底面的平面图。
[0021]图5B示出了四焊盘无引线封装结构的底面的平面图，所述封装结构在端侧面上具有侧面可粘的两个端焊盘。
[0022]图5C示出了具有尺寸的五焊盘无引线封装结构的底面的平面图。
[0023]图f5D示出了五焊盘无引线封装结构的底面的平面图，所述封装结构在端侧面上具有侧面可粘的两个端焊盘。
[0024]图5E示出了五焊盘无引线封装结构的底面的平面图，所述封装结构具有梯形焊盘。
[0025]图5F示出了五焊盘无引线封装结构的底面的平面图，所述封装结构具有梯形焊盘并且在端侧面上具有侧面可粘的两个端焊盘。
[0026]图6示出了六焊盘单内连线无引线封装，所述封装具有半导体芯片以及将半导体芯片的导电焊盘与三角形焊盘相连的导线。
[0027]图7示出了九焊盘单排直插无引线封装，所述封装具有半导体芯片以及连接半导体芯片的导电焊盘的导线。
[0028]图8A示出了单排直插三焊盘无引线封装结构的底面的实施例。
[0029]图SB示出了三焊盘单排直插无引线封装结构的底面的实施例，其中焊盘820的每一个沿着纵侧面之一是侧面可粘的。
[0030]图9A和9B示出了具有五个镀CuSn焊盘的晶片级芯片规模封装单排直插无引线封装结构。
[00