，在所述半导体衬底上形成浮栅层，所述浮栅层可以选用多晶硅层，以在后续的步骤中形成浮栅结构。
[0045]其中所述掩膜层204可以选用硬掩膜层，例如SiN，以在形成浅沟槽的过程中保护所述浮栅层不受到损坏。
[0046]执行步骤202，图案化所述掩膜层204、浮栅层和半导体衬底201，以形成浅沟槽，在所述浅沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构203。
[0047]具体地，如图2a所示，执行干法刻蚀工艺，依次对掩膜层204、浮栅层和半导体衬底201进行刻蚀以形成浅沟槽。具体地，可以在硬掩膜层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对硬掩膜层进行干法刻蚀，以将图案转移至硬掩膜层，并以光刻胶层和硬掩膜层为掩膜对浮栅层和半导体衬底201进行刻蚀，以形成沟槽，并在所述浮栅层中形成通过所述沟槽相互隔离的浮栅结构202。
[0048]其中，所述浮栅结构的数目并不局限与某一数值范围。
[0049]进一步，可以在硬掩膜层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在硬掩膜层上，以形成浅沟槽隔离结构203，如图4中A所示。
[0050]执行步骤203，去除掩膜层204，以露出所述浮栅结构。
[0051]具体地，如图2b所示，在该步骤中选用湿法蚀刻去除所述掩膜层204，例如选用H3PO4蚀刻液去除所述掩膜层，由于去除掩膜层的方法本领域所公知，因此不再详述。
[0052]在本发明的实施例中改变制备半导体器件的工艺步骤，在形成所述浅沟槽隔离结构203之后，执行COPEN之前去除所述掩膜层204，通过所述工艺步骤的改变，在去除所述掩膜层204的过程中，所述浮栅结构202的侧壁可以被所述浅沟槽隔离结构中的氧化物包围，避免和所述H3PO4蚀刻液接触，从而保护所述浮栅结构202的侧壁不受损坏，如图4中B所示，通过该图可以看出所述浮栅结构的侧壁被所述浅沟槽隔离结构保护，所述侧壁没有受到任何损坏。
[0053]在去除所述掩膜层204之后再执行步骤204，去除所述浅沟槽隔离结构203中的部分氧化物，以露出所述栅结构202的部分侧壁。
[0054]具体地，如图2c所示，在该步骤中通过干法蚀刻去除所述浅沟槽隔离结构203中的部分氧化物，形成凹槽20，以露出所述浮栅结构202的部分侧壁，以使所述浮栅结构202在后续的步骤中能和控制栅结构具有更大的接触面积，该步骤称为存储单元打开的步骤(cell open, COPEN)，即通过去除部分所述浮栅之间的浅沟槽隔离氧化物，以露出部分所述浮栅结构，以便在沉积多晶硅层之后能和所述浮栅结构形成稳定的接触，避免由于器件尺寸减小弓I起接触不稳定的问题。
[0055]可选地,该步骤选用地毪式干法蚀刻(Blank etch)去除所述浅沟槽隔离结构203中的部分氧化物。
[0056]在该步骤中为了防止对所述浮栅结构的侧壁造成损坏，选用和所述浮栅结构具有较大蚀刻选择比的蚀刻方法，可选地，在该步骤中选用至少包含O2的刻蚀气氛，选用包含O2的刻蚀气氛不仅可以提高所述氧化物和所述浮栅结构的蚀刻选择比，而且可以使露出所述侧壁具有更加圆滑的轮廓(rounding profile),以提高所述浮栅结构和控制栅结构的f禹合效果。
[0057]进一步，在本发明的实施方式中，所述蚀刻气氛除了包含O2以外，还可以进一步包含C4F8和/或CO，以进一步提高所述浮栅结构和氧化物的蚀刻选择比，以降低对所述浮栅结构侧壁的损坏。通过所述方法制备得到的器件如图4中C所示，其中所述浮栅结构的侧壁更加圆滑，而且没有缺陷，相对于其他方法制备的半导体器件性能得到极大提高。
[0058]可选地，在露出所述栅结构202的部分侧壁之后，所述方法还进一步包括执行湿法清洗的步骤。所述湿法清洗步骤中选用DHF，通过所述湿法清洗不仅可以减小浅沟槽隔离结构中氧化物的孔洞，而且可以降低所述氧化物表面的粗糙度，以提高器件的性能和良率。
[0059]需要说明的是本发明所述方法不仅仅局限于制备NAND器件，还可以用于制备其他包含STI或者深沟槽步骤的工艺中，在此不再赘述。
[0060]本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法改变现有技术中的工艺步骤，在形成所述浅沟槽隔离结构之后，执行COPEN工艺步骤之前，去除浮栅结构上的掩膜层，以保护所述浮栅结构的侧壁不受损坏，并且在所述COPEN工艺步骤中选用和所述浮栅结构具有较大蚀刻选择比的蚀刻方法，以降低对所述浮栅结构侧壁的损坏，同时使所述浮栅结构的侧壁更加圆滑，以提高与后续形成的控制栅极结构之间的耦合性能，进一步提高器件的性能和良率。
[0061]至此，完成了本发明实施例的COPEN工艺的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，例如在所述浮栅结构上形成控制栅，以及NAND存储器件的其他常规步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
[0062]其中，图5为本发明实施例中NAND器件制备的工艺流程图，具体地，包括以下步骤:
[0063]步骤201提供半导体衬底，在所述半导体衬底上形成有若干个由浮栅结构和掩膜层形成的叠层，在相邻的所述叠层之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；
[0064]步骤202去除所述掩膜层，以露出所述浮栅结构；
[0065]步骤203回蚀刻去除所述浅沟槽隔离结构中的部分氧化物，以露出所述浮栅结构的部分侧壁。
[0066]实施例2
[0067]本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。通过本发明所述方法制备得到的半导体器件中浮栅结构的侧壁没有受到损坏，而且所述浮栅结构的侧壁更加圆滑，提高了与后续形成的控制栅结构之间的耦合性能，进一步提高器件的性能和良率。
[0068]实施例3
[0069]本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
[0070]本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、V⑶、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
[0071]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件的制备方法，包括: 提供半导体衬底，在所述半导体衬底上形成有若干个由浮栅结构和掩膜层形成的叠层，在相邻的所述叠层之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构； 去除所述掩膜层，以露出所述浮栅结构； 回蚀刻去除所述浅沟槽隔离结构中的部分氧化物，以露出所述浮栅结构的部分侧壁。2.根据权利要求1所述的方法，其特征在于，所述回蚀刻选用包括O2的刻蚀气氛，以使露出的所述浮栅结构的部分侧壁更加圆滑。3.根据权利要求2所述的方法，其特征在于，所述刻蚀气氛还进一步包括C4F8和CO。4.根据权利要求1所述的方法，其特征在于，在露出所述浮栅结构的部分侧壁之后，所述方法还进一步包括执行湿法清洗的步骤。5.根据权利要求4所述的方法，其特征在于，所述湿法清洗步骤中选用DHF。6.根据权利要求1所述的方法，其特征在于，所述掩膜层选用SiN。7.根据权利要求1所述的方法，其特征在于，选用H3POdi刻去除所述掩膜层。8.根据权利要求1所述的方法，其特征在于，选用地毯式干法蚀刻去除所述浅沟槽隔离结构中的部分氧化物。9.根据权利要求1所述的方法，其特征在于，形成所述叠层和浅沟槽隔离结构的方法包括: 提供半导体衬底，在所述半导体衬底上形成浮栅层和掩膜层； 图案化所述浮栅层、所述掩膜层和所述半导体衬底，以形成若干相互隔离的所述叠层以及位于所述叠层之间的浅沟槽； 在所述浅沟槽中填充隔离材料，以形成所述浅沟槽隔离结构。10.一种基于权利要求1至9之一所述的方法制备得到的半导体器件。11.一种电子装置，包括权利要求10所述的半导体器件。
【专利摘要】本发明提供了一种半导体器件及其制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有若干个由浮栅结构和掩膜层形成的叠层，在相邻的所述叠层之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；去除所述掩膜层，以露出所述浮栅结构；回蚀刻去除所述浅沟槽隔离结构中的部分氧化物，以露出所述浮栅结构的部分侧壁。本发明所述方法改变了现有技术中的工艺步骤，在形成所述浅沟槽隔离结构之后，执行COPEN工艺步骤之前，去除浮栅结构上的掩膜层，以保护所述浮栅结构的侧壁不受损坏，同时使所述浮栅结构的侧壁更加圆滑，以提高与后续形成的控制栅极结构之间的耦合性能，进一步提高器件的性能和良率。
【IPC分类】H01L27/115, H01L21/8247, H01L21/8232
【公开号】CN105097681
【申请号】CN201410188399
【发明人】陈亮, 仇圣棻
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年11月25日
【申请日】2014年5月6日