一种围栅无结纳米线晶体管的制备方法
【技术领域】
[0001 ] 本发明涉及微纳技术领域，特别涉及一种围栅无结纳米线晶体管的制备方法。
【背景技术】
[0002]硅基半导体在低成本大规模集成电路方面取得巨大成功，但随着微电子器件集成度和运行速度的大幅提高，带来了器件功耗的大幅度增加、摩尔定律面临失效等瓶颈问题。II1-V族材料不仅具有极为突出的光电性能，在电子迀移率方面也具有明显优势，在超高速微电子器件、光电器件方面获得广泛应用，但II1-V族半导体材料化合元素日益稀缺、制造成本较高等问题制约了其进一步的发展。基于硅基II1-V族材料高电子迀移率微电子集成器件，有可能实现II1-V族和硅基半导体优势互补、低成本、高性能光电集成器件，是近年来国际重大发展方向，实现在硅基材料上制备具有II1-V族材料沟道的电子器件有重要意义。
[0003]垂直生长II1-V族材料纳米线相对容易，可以减小与生长衬底的接触面积，能够有效释放由于晶格失配引入的应力。然而，垂直结构的纳米线制作晶体管制作工艺复杂，与硅平面工艺不兼容，获得横向生长的II1-V族纳米线至关重要。无结硅纳米线晶体管沟道区与源漏区均实现统一重掺杂，能够通过沟道区的全耗尽实现器件的关断，能实现很高的电流开关比。载流子在沟道区域是体输运模式，相比于反型晶体管的表面输运，能有效抑制载流子迀移率在强电场作用下的退化。其器件工艺制备不存在掺杂浓度梯度的问题，且器件制备工艺与传统体硅CMOS工艺兼容，器件制备工艺简单，在降低工艺成本的同时能实现更小尺寸的场效应晶体管。基于硅基材料的水平结构II1-V族无结纳米线晶体管在提升载流子迀移率、简化制备工艺等方面有很大的优越性。
【发明内容】
[0004](一 )要解决的技术问题
[0005]有鉴于此，本发明的主要目的在于提供一种围栅无结纳米线晶体管的制备方法，以实现II1-V族纳米线与平面硅工艺的兼容，同时有效抑制迀移率退化，提升晶体管的的电流驱动能力。
[0006]( 二)技术方案
[0007]为达到上述目的，本发明提供了一种围栅无结纳米线晶体管的制备方法，包括:
[0008]步骤1:在衬底11上表面外延生长一层牺牲材料层12，在牺牲材料层12上制备一层金催化剂颗粒20 ;
[0009]步骤2:在牺牲材料层12上表面，在金催化剂颗粒20的作用下外延生长一层横向的纳米线阵列13 ；
[0010]步骤3:湿法腐蚀去除牺牲材料层12，释放纳米线阵列13至衬底11的上表面；
[0011]步骤4:在衬底11及纳米线阵列13的上表面制备一层纳米线保护层30，并于纳米线保护层30之上依次覆盖热剥离胶带40和固定面板41 ;
[0012]步骤5:选取一硅衬底50，在该硅衬底50上依次淀积第一介质材料层61和第二介质层62，并利用热剥离胶带40和固定面板41将纳米线保护层30、纳米线阵列13以及金催化剂颗粒20从衬底11上表面剥离下来，然后将纳米线保护层30、纳米线阵列13以及金催化剂颗粒20通过粘附再释放的方式转移至第二介质层62的上表面；
[0013]步骤6:腐蚀去除纳米线保护层30和金催化剂颗粒20，仅在第二介质层62上表面保留纳米线阵列13 ;
[0014]步骤7:在第二介质层62和纳米线阵列13的上表面，依次制备第一掩模层71和第二掩模层72，并通过倒梯形的第一掩模层71和第二掩模层72湿法腐蚀第二介质层62形成栅极窗口 64 ；
[0015]步骤8:依次淀积栅极介质材料和栅极金属材料，栅极金属材料包裹在栅极介质材料的外层，采用lift-off剥离后仅保留包裹纳米线阵列13表面的部分，形成栅极介质层80和栅极金属层91，实现围栅结构；
[0016]步骤9:采用双层光刻胶技术在纳米线阵列13两端区域曝光，显影后湿法腐蚀曝光窗口下方的第二介质层62，选取的腐蚀液对第二介质层62下的第一介质层61无影响；之后淀积金属薄膜，lift-off剥离后仅保留曝光窗口下方包裹纳米线阵列13两端的部分，形成源极金属层92和漏极金属层93 ；
[0017]步骤10:在得到的结构之上形成一第三介质层63，并在第三介质层63的上表面旋涂光刻胶，曝光并刻蚀，暴露出源极金属层92、漏极金属层93以及栅极金属层91上方的接触孔；金属薄膜淀积后通过lift-off剥离形成源极的测试电极94、栅极的测试电极95和漏极的测试电极96，完成器件的制备。
[0018](三)有益效果
[0019]从上述技术方案可以看出，本发明具有以下有益效果:
[0020]1、本发明提供的围栅无结纳米线晶体管的制备方法，采用热剥离胶带从生长衬底转移II1-V族水平纳米线阵列的方法，制备围栅晶体管，围栅结构具有出色的栅控能力和优良的输运特性，能够有效提升晶体管的电流驱动能力。
[0021]2、本发明提供的围栅无结纳米线晶体管的制备方法，II1-V族纳米线具有很高的电子迀移率，同时无结晶体管中载流子体输运的特征对迀移率退化有很好的抑制作用，有利于实现高速运算所需的大电流和高频。
[0022]3、本发明提供的围栅无结纳米线晶体管的制备方法，在硅衬底上制备具有II1-V族纳米线沟道的晶体管，工艺流程与CMOS平面工艺兼容，利用现有的工艺可以实现II1-V族纳米线在娃衬底的集成。
【附图说明】
[0023]图1是本发明提供的制备围栅无结纳米线晶体管的方法流程图；
[0024]图2至图11是依照本发明实施例的制备围栅结构的II1-V族无结纳米线晶体管的工艺流程图，依次对应步骤I到步骤10，其中图2和图8上下分别对应顶视图和侧视图。
【具体实施方式】
[0025]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0026]本发明提供的围栅无结纳米线晶体管的制备方法，采用MOCVD在II1-V族材料上外延生长掺杂的纳米线阵列，并通过热剥离胶带和固定面板将纳米线转移，在硅基衬底上制备围栅结构的无结纳米线晶体管。
[0027]请参阅图1至图11所示，本发明提供了一种围栅无结纳米线晶体管的制备方法，该方法包括:
[0028]步骤1:首先，在衬底11上表面外延生长一层牺牲材料层12，然后，在牺牲材料层12上，通过“光刻+薄膜淀积+剥离”的方法制备一层金催化剂颗粒20 ;
[0029]在本步骤中，衬底11为(110)晶面的砷化镓或者砷化铟。牺牲材料层12是化合物Al1 xGaxAs或者Al1 xInxAs, x值范围是0.4-0.6，厚度为20_50nm，以确保牺牲材料层12与衬底11有相对小的晶格失配同时易于腐蚀。在该牺牲材料层12上，通过“光刻+薄膜淀积+剥离”的方法制备一层金催化剂颗粒20，所述金催化剂颗粒20也可以通过溅射法、蒸发法、化学气相淀积、等离子体辅助淀积法、金属有机物热分解法或激光辅助淀积法中的一种或几种制备，金催化剂颗粒20直径为10-50nm。
[0030]步骤2:在牺牲材料层12上表面，在金催化剂颗粒20的作用下外延生长一层横向的纳米线阵列13 ；
[0031]在本步骤中，在金催化剂颗粒20的作用下外延生长一层横向的纳米线阵列13，是采用MOCVD的方法生长的，纳米线阵列13的长度为0.5-2 μm，气源中包含有掺杂元素的成分，使纳米线阵列13的掺杂浓度达到118Cm 3量级。
[0032]步骤3:湿法腐蚀去除牺牲材料层12，释放纳米线阵列13至衬底11的上表面；
[0033]在本步骤中，湿法腐蚀牺牲材料层12，腐蚀过程选用浓度低的腐蚀液，保证腐蚀后释放到衬底11上表面的纳米线阵列13相对有序。
[0034]步骤4:在衬底11及纳米线阵列13的上表面制备一层纳米线保护层30，并于纳米线保护层30之上依次覆盖热剥离胶带40和固定面板41。
[0035]在本步骤中，纳米线保护层30可以是镍、铝、钛、金、铝或铬等材质较硬的金属，厚度为 80_150nm。
[0036]步骤5:选取一硅衬底50，在该硅衬底50上依次淀积第一介质材料层61和第二介质层62，并利用热剥离胶带40和固定面板41将纳米线保护层30、纳米线阵列13以及金催化剂颗粒20从衬底11上表面剥离下来，然后将纳米线保护层30、纳米线阵列13以及金催化剂颗粒20通过粘附再释放的方式转移至第二介质层62的上表面。
[0037]在本步骤中，将纳米线保护层30、纳米线阵列13以及金催化剂颗粒20通过粘附再释放的方式转移至第二介质层62的上表面，释放过程是通过加热的方式降低热剥离胶带40的粘附性，使热剥离胶带40脱离纳米线保护层30的上表面。第一介质层61选用氮化娃，第二介质层62选用二氧化娃，厚度为30-100