薄型化芯片的封装结构及其制造方法
【技术领域】
[0001]本发明有关一种封装结构及其制造方法，特别关于一种薄型化芯片的封装结构及其制造方法。
【背景技术】
[0002]芯片的封装结构目的，除了在于能使芯片容易与电路板连接外，还能保护芯片不会被外力所破坏，以及避免水气或灰尘等影响到得芯片的效能；另外，有些封装结构能提供芯片较佳的散热路径。
[0003]随着时代的演进，芯片上的电子元件越来越密集，封装结构也越来越复杂。此外，在现今随身电子装置、穿戴式电子装置盛行的趋势下，芯片及芯片的封装结构也有小型化的趋势。然而，但若将芯片的厚度减小(即薄型化)，现有的封装结构却难以对薄型化的芯片进行封装。这是因为薄型化的芯片的结构强度明显不足，芯片容易在封装过程破裂。
[0004]举例而言，在芯片封装的过程中，有一步骤是使用封装胶体来包倒晶芯片。在此步骤中，胶体在注模时会压迫芯片，而芯片往往无法承受而破裂。此外，胶体注模后通常会经过一加热程序，以使胶体加速固化；然而，基板或胶体在热膨冷缩时会挤压芯片，易使芯片损坏。
[0005]有鉴于此，如何改善至少一种上述缺失，乃为此业界待解决的问题。
【发明内容】
[0006]本发明的一目的在于提供一种薄型化芯片的封装结构及其制造方法，其解决的技术问题至少为:使薄型化芯片在封装的过程中不易受到破坏。
[0007]为达上述目的，本发明揭示的薄型化芯片的封装结构包含一基板、一薄型化芯片、一强化层及一密封胶体。薄型化芯片设置于基板上且与基板电性连接；强化层设置于该薄型化芯片上；密封胶体形成于基板上且包覆薄型化芯片及强化层。强化层承受形成密封胶体的压力或应力，以保护薄型化芯片。
[0008]为达上述目的，本发明所揭示的薄型化芯片的封装结构的制造方法包含:提供一基板；设置一薄型化芯片于该基板上，且电性连接该薄型化芯片与该基板；设置一强化层于该薄型化芯片上；以及形成一密封胶体于该基板上，且使该密封胶体包覆该薄型化芯片及该强化层。其中强化层承受形成该密封胶体的压力或应力，以保护该薄型化芯片。
[0009]为让上述目的、技术特征及优点能更明显易懂，下文以较佳的实施例配合所附图示进行详细说明。
【附图说明】
[0010]图1为根据本发明的第一实施例的封装结构的侧视图；
[0011]图2A为根据本发明的第二实施例的封装结构的侧视图；
[0012]图2B为根据本发明的第二实施例的封装结构的俯视图；
[0013]图2C为根据本发明的第二实施例的封装结构的另一俯视图；
[0014]图3A为根据本发明的第三实施例的封装结构的侧视图；
[0015]图3B为根据本发明的第三实施例的封装结构的俯视图；
[0016]图4A为根据本发明的第四实施例的封装结构的侧视图；
[0017]图4B为根据本发明的第四实施例的封装结构的侧视图；
[0018]图5A为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；
[0019]图5B为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；
[0020]图5C为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；
[0021]图f5D为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；
[0022]图5E为根据本发明的第五实施例的封装结构的制造方法的步骤示意图。
【具体实施方式】
[0023]首先请参考图1，其为根据本发明的第一实施例的封装结构的侧视图。本发明提供一种薄型化芯片的封装结构，在第一实施例中，封装结构1包含:一基板110、一薄型化芯片120、一强化层130及密封胶体140。
[0024]薄型化芯片120是指厚度较小的芯片，其厚度例如可小于80微米，而较佳的是小于35微米。薄型化芯片120可设置于基板110上并与基板110电性连接，电性连接的方法可为倒晶方式或通过引线键合方式与基板110电性连接，但不以此为限。而下文即以引线121将薄型化芯片120与基板110形成电性连接为示例性说明。
[0025]强化层130可设置于薄型化芯片120上，且在本实施例中，强化层130的宽度小于薄型化芯片120 ;因此，强化层130设置于薄型化芯片120后，薄型化芯片120的上表面的一部分仍会露出，使位于薄型化芯片120上表面的焊垫122不会被强化层130遮蔽。如此，焊垫122能通过引线121与基板110的焊垫112形成电性连接。
[0026]密封胶体140则是形成于基板110上，且包覆薄型化芯片120及强化层130。
[0027]依据前述，薄型化芯片120具有较小的厚度，因此薄型化芯片120相应地也较容易被破坏；然而，设置于薄型化芯片120上的强化层130可承受或抵挡原本薄型化芯片120所应直接承受的外力，而使薄型化芯片120不会被破坏。也就是，强化层130可承受形成密封胶体140的压力或应力，以保护薄型化芯片120。
[0028]此处所指的压力或应力包含:密封胶体140在注模时所产生的注模压力；或在加热固化密封胶体140时，密封胶体140或基板110因受热而产生的水平方向胀缩应力导致薄型化芯片120表面相应产生应力。后者具体而言是指:密封胶体140在注模后的一加热程序中，密封胶体140的各部分的固化时间不完全一致，导致薄型化芯片120各部分相应地受到不同的外力，或是在加热及随后的冷却程序中，因基板110与薄型化芯片120热膨胀系数不同而产生的水平方向胀缩应力。
[0029]为使强化层130可承受上述的压力或应力，强化层130的结构强度会较佳。而较佳地，强化层130可包含软板材料(例如以PI，聚亚酰胺为材料)、硬板材料(例如以树脂为材料)、热固型材料、含娃材料或空白芯片(Du_y Die)。
[0030]在本实施例中，强化层130以热固型材料制成，如热塑性塑胶；热固型材料加热后能直接涂敷于薄型化芯片120上，然后固化后形成强化层130。因此，强化层130与薄型化芯片120之间不须有粘着材料，更进一步减小封装结构1的厚度。
[0031]另一方面，强化层130亦可能薄型化，以使薄型化芯片120的厚度大于强化层130的厚度，进而使整个封装结构1的厚度更薄。此外，强化层130的材料可依封装结构1的目标厚度进行选择，例如封装结构1的目标厚度较薄时，即选用结构强度较高的材料，以使较薄的强化层130仍足以保护薄型化芯片120。
[0032]接着请参考第2A及2B图，第2A及2B图为根据本发明的第二实施例的封装结构的侧视图及俯视图。第二实施例的封装结构2具有与封装结构1相似的技术特征，如同样包含一基板210、一薄型化芯片220、一强化层230及一密封胶体240，其差异至少在于:封装结构2还包含一粘着层250，设置于强化层230与薄型化芯片220间，用以将强化层230粘固于薄型化芯片220上。
[0033]具体而言，当强化层230为非热固化材料时(例如空白芯片)，强化层230不易直接地固定于薄型化芯片220上，而此时粘着层250能帮助强化层230固定于薄型化芯片220上。粘着层250亦可帮助薄型化芯片220粘固于基板210上。
[0034]封装结构2与封装结构1的另一差异在于，封装结构2还包含一金属层260，而该金属层260可设置于强化层230上。金属层260可设置于强化层230的上表面的全部，以作为一屏蔽结构；也就是，金属层260可产生一屏蔽效应(Shielding effect),使薄型化芯片220的运作不易受到外界电场变化的影响。
[0035]如图2C所示，图2C为根据本发明的第二实施例的封装结构的另一俯视图。金属层260亦可设置于强化层230的上表面的部分，即金属层260可具有一图案化结构261,以形成一电感或一天线。形成有电感或天线的金属层260可跟薄型化芯片220电性连接(例如通过基板210来耦接至薄型化芯片220)，以使薄型化芯片220可利用金属层260的电感或天线。
[0036]接着请参考第3A及3B图，第3A及3B图为根据本发明的第三实施例的封装结构的侧视图及俯视图。第三实施例的封装结构3具有与封装结构2相似的技术特征，如同样包含一基板310、一薄型化芯片320、一强化层330、密封胶体340、一粘着层350及一金属层360。同样地,金属层360亦可具有一图案化结构361。
[0037]封装结构3具有与封装结构2的差异至少在于:金属层360部分地设置于强化层330上，因此部分地露出强化层330的上表面；此外，封装结构3还包含至少一被动元件362 (例如电阻、电容等),被动兀件362设置于强化层330上的未被金属层360覆盖的部分，且被动元件362与薄型化芯片320相互电性连接((例如通过引线键合方式或藉由强化层330与薄型化芯片320电性连接))。如此，薄型化芯片320可利用该被动元件362而实现一特定功能。
[0038]接着请参考第4A及4B图，第4A及4B图为根据本发明的第四实施例的封装结构的俯视图。第四实施例的封装结构4具有与封装结构2相似的技术特征，如同样包含一基板410、一薄型化芯片420、一强化层430、一密封胶体440及一粘着层450。两者的差异在于:粘着层450的材料为覆线胶层451 (Film Over Wire，F0W)。
[0039]由于覆线胶层451在未凝固前的流动性较高，因此将覆线胶层451涂敷于已设置有引线421的薄型化芯片420时，或将涂敷有覆线胶层451的强化层430覆盖于已设置有引线421的薄型化芯片420时，并不会压迫引线421导致引线421变形或使引线421自焊垫422脱落。
[0040]换言之，通过覆线胶层451的粘接，强化层430能覆盖部分的引线421。因此，即使强化层430宽度不小于薄型化芯片420的宽度，如图4A(强化层430宽度大于薄型化芯片420的宽度)及图4B (强化层430宽度等于薄型化芯