该说明书，参照"一个实施例"或"实施例"是指结合实施例描述的特定部件、 结构或特征包括在本发明的至少一个实施例中。因此，贯穿该说明书，各处的短语"在一个 实施例中"或"在某个实施例中"的出现不必都指的是相同实施例。此外，在一个或多个实 施例中，特定部件、结构或特征可以以任何合适的方式结合。应该理解，下图未按比例绘制； 相反，这些图仅旨在说明。
[0036] 图1和图2是根据一个或多个实施例的处于各个制造阶段的铜互连结构10的截 面侧视图。应该理解，为了更好地理解本发明的发明构思，已经简化了图1和图2。
[0037] 参照图1，铜互连结构10具有在衬底20的介电层30中形成的开口 15。在一些实 施例中，衬底20包括一个或多个绝缘体层、导体层和/或半导体层。在一些实施例中，衬底 20包括诸如晶体娃、多晶娃、非晶硅和/或锗的元素半导体；诸如碳化硅和/或砷化镓的化 合物半导体；诸如SiGe、GaAsP、AlInAs、AlGaAs和/或GalnP的合金半导体；或其他合适的 材料或材料的组合。在一些实施例中，衬底20包括诸如块状硅的块状半导体，并且这样的 块状半导体可选择地包括外延硅层。在一些实施例中，衬底20额外地或可选地包括绝缘体 上半导体衬底，诸如绝缘体上硅（SOI)衬底或薄膜晶体管（TFT)衬底。在一些实施例中，衬 底20额外地或可选地包括多个硅结构或多层化合物半导体结构。
[0038] 在一些实施例中，介电层3〇是金属间电介质（ηω)并且包括诸如二氧化硅、聚酰 亚胺、旋涂玻璃（S0G)、氟掺杂的硅酸盐玻璃（FSG)、BlackDiamond%(加利福尼亚，圣克 拉拉的应用材料公司的产品）、干凝胶、气凝胶、非晶氟化碳、氮化硅、氮氧化硅和/或其他 合适的材料。在一些实施例中，介电层30包括低k材料，低k材料具有小于二氧化娃的介 电常数（为约3. 9)的介电常数k。在一些实施例中，介电材料是多孔材料并因此为多孔低 k材料。在一些实施例中，低k介电材料是化学气相沉积（CVD)低k材料或旋涂低k材料。 在至少一个示例性实施例中，多孔甲基硅倍半氧烷（MSQ)用作低k材料。在一些实施例中， 介电层30包括多个介电层，在相邻的介电层之间形成或不形成蚀刻停止层。
[0039] 铜互连结构10包括在介电层30中形成的开口 15。开口 15包括底部和侧壁。在 一些实施例中，开口 15是沟槽开口、通孔开口或不同类型的开口，在开口内将形成导电层。 在一些实施例中，开口 15包括相对较直的长薄沟槽。在一些实施例中，开口 15弯曲并偏离 成弯曲形或其他图案以在金属层内形成导电线。在其他实施例中，开口 15形成电连接至在 下面的层中形成的电器件或其他导电线（未示出）的通孔、接触插塞或其他互连结构。
[0040] 在一些实施例中，通过一种或多种光刻技术形成开口 15。通常，光刻技术包括施加 光刻胶材料（未示出）以及根据期望的图案曝光光刻胶材料。然后显影光刻胶材料以去除 光刻胶材料的一部分，从而根据期望的图案曝光下面的材料。剩余的光刻胶材料保护下面 的材料不受后续处理步骤的影响，诸如对下面的材料实施的以在介电层30中形成开口 15 的蚀刻。在形成开口 15之后，可选择地去除剩余的光刻胶材料（如果存在）。在一些实施 例中，诸如电子束光刻（EBL)或其他合适工艺的一种或多种其他工艺用于形成开口 15。
[0041] 以上所述的工艺描述了单镶嵌工艺，仅用于说明的目的。在一些实施例中，诸如双 镶嵌工艺的其他工艺用于形成开口 15。在一些实施例中，双镶嵌工艺用于形成穿过介电层 30的一个或多个层的沟槽和通孔。
[0042] 仍参照图1，第一阻挡层40A共形地沉积在开口 15的侧壁和底部上。第一阻挡层 40A防止来自之后沉积的铜插塞的铜扩散到周围的介电层30内、提供具有低欧姆接触电阻 的高电导率、衬底20和阻挡金属之间的良好粘附力、和/或对电迀移的抵抗。
[0043] 在一些实施例中，通过物理气相沉积（PVD)、化学气相沉积（CVD)、高密度等 离子体CVD(HDPCVD)、原子层沉积（ALD)、等离子体增强ALD(PE-ALD)、等离子体增强 CVD(PECVD)、电离PVD(I-PVD)或其他合适的工艺的一种或多种来沉积第一阻挡层40A。第 一阻挡层40A由一层或多层导电材料形成，导电材料诸如钽（Ta)、氮化钽（TaN)、钛（Ti)、 氮化钛（TiN)、氮化钨（WN)、钴（Co)、钴钨（CoW)、MnOx、MnNx、MnCx、MnSix0y、其他锰基材料、 钌（Ru)和/或其他阻挡材料。在一些实施例中，第一阻挡层40A具有从约2埃至约50埃 的厚度。在至少一个示例性实施例中，第一阻挡层40A具有从约20埃至约30埃的厚度。
[0044] 第一种子层50A共形地沉积在第一阻挡层40A上。在一些实施例中，通过物理气 相沉积（PVD)、化学气相沉积（CVD)、原子层沉积（ALD)、等离子体增强ALD(PE-ALD)、等离子 体增强CVD(PECVD)、电离PVD(Ι-PVD)或其他合适的工艺沉积第一种子层50A。在一些实施 例中，第一种子层50A包括铜或铜合金。在一些实施例中，例如，通过使用氩等离子体的等 离子体接合将第一种子层50A铜掺杂在第一阻挡层40A上。第一种子层50A由一层或多层 导电材料形成，导电材料诸如铜或铜合金。在一些实施例中，第一种子层50A具有从约2埃 至约100埃的厚度。在至少一个示例性实施例中，第一种子层50A具有从约40埃至约70 埃的厚度。
[0045] 现在参照图2,第二阻挡层40B共形地沉积在第一种子层50A上。在一些实施例 中，通过物理气相沉积（PVD)、化学气相沉积（CVD)、高密度等离子体CVD(HDPCVD)、原子层 沉积（ALD)、等离子体增强ALD(ΡΕ-ALD)、等离子体增强CVD(PECVD)、电离PVD(Ι-PVD)或其 他合适的工艺沉积第二阻挡层40B。在一些实施例中，第二阻挡层40B由一层或多层导电材 料形成，导电材料诸如钽（Ta)、氮化钽（TaN)、钛（Ti)、氮化钛（TiN)、氮化钨（WN)、钴（Co)、 钴钨（〇^)、111〇：!、111凡、111(；、11^及、其他锰基材料、钌〇?11)和/或其他阻挡材料。在一些 实施例中，第二阻挡层40B具有从约2埃至约50埃的厚度。在至少一个示例性实施例中， 第二阻挡层40B具有从约20埃至约30埃的厚度。
[0046]第二种子层50B共形地沉积在第二阻挡层40B上。在一些实施例中，通过物理气 相沉积（PVD)、化学气相沉积（CVD)、原子层沉积（ALD)、等离子体增强ALD(PE-ALD)、等离子 体增强CVD(PECVD)、电离PVD(Ι-PVD)或其他合适的工艺沉积第二种子层50B。在一些实施 例中，第二种子层50B包括铜或铜合金。在一些实施例中，例如，通过使用氩等离子体的等 离子体接合将第二种子层50B铜掺杂在第二阻挡层40B上。第二种子层50B由一层或多层 导电材料形成，导电材料诸如铜或铜合金和/或其他种子材料。在一些实施例中，第二种子 层50B具有从约2埃至约100埃的厚度。在至少一个示例性实施例中，第二种子层50B具 有从约40埃至约70埃的厚度。
[0047] 在一些实施例中，以组合阻挡/种子混合层替换第一阻挡层40A、第二阻挡层40B、 第一种子层50A或第二种子层50B的一个或多个。这样的阻挡/