换器、放大器、行列控制器、数字算法、高速数据接口、带隙基准等等都包含在下硅片中。通过采用堆叠式图像传感器，将高读出电路与高速输出电路转移至堆叠式传感器下硅片中，从而有效减小了上硅片中的非像素阵列区的面积。通过堆叠式图像传感器可以实现单一硅片感光填充率超过88%，实现了传感器芯片的低噪声与低功耗，大幅提高了感光传感器像素阵列的填充系数。
【附图说明】
[0030]图1为本发明的一个较佳实施例的堆叠式图像传感器的截面结构示意图
[0031]图2为本发明的一个较佳实施例的堆叠式图像传感器的俯视示意图
[0032]图3为本发明的一个较佳实施例的堆叠式图像传感器中的各器件的连接关系示意图
[0033]图4为本发明的一个较佳实施例的堆叠式图像传感器中的数据传输方式示意图
【具体实施方式】
[0034]为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
[0035]本发明采用上硅片和下硅片堆叠的图像传感器，上硅片和下硅片间通过绑定线相连接；上硅片具有感光传感器像素阵列，而整个图像传感器的读出电路和输出接口均设置在下硅片中，这样，无疑增加了下硅片的集成度，本发明合理架构高集成的读出电路和输出接口与感光传感器像素阵列的相互连接关系来提高堆叠图像传感器的响应速度和灵敏度。
[0036]以下结合附图1-4和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
[0037]请参阅图1，本实施例中的堆叠式图像传感器为CMOS图像传感器，其包括:
[0038]上硅片1，具有用于探测图像信号的感光传感器像素阵列和位于上硅片1边缘的上引出极区；这里的感光传感器像素阵列为超低感光度的传感器面阵；每一个感光传感器像素包括位于上硅片1中的感光二极管103以及位于感光二极管103上方的互连层104的中间部分，互连层104包括互连线M1、M2、M3和M4、以及分别位于互连线M1、M2、M3和M4中的沟槽，沟槽用于透光，上引出极区包括位于上硅片1中且在感光二极管103外侧的多晶硅101、位于多晶硅101上的互连层104的边缘部分，互连层包括互连线Ml、M2和M3、分别位于互连线M1、M2和M3底部的接触孔，以及位于互连线M3顶部的上接触块102 ;接触孔被空隙包围，用于接触孔的隔离；本实施例中，请参阅图2，上接触块102位于上硅片1的边缘四周，中间为感光传感器像素阵列P ;感应传感器像素阵列P的有效像素为1800X2000的8T全局像素阵列，有效像素的四周为像素功能区，上接触块102位于像素功能区，像素功能区还包括:暗像素与伪像素区(du_y)和精简读出电路区。上硅片1的感光传感器阵列以前照FSI工艺实现，并制作完成彩色滤光镜和微透镜。
[0039]下硅片2，其边缘具有下引出极区；下引出极区位于下硅片2四周边缘，下引出极区包括位于下硅片2中的多晶硅201、位于多晶硅201上方的互连层204边缘部分，互连层204的边缘部分包括互连线Ml、M2和M3以及分别位于互连线Ml、M2和M3底部的接触孔，接触孔被空隙包围用于隔离；位于互连线M3顶部的下接触块202 ;位于下引出极区之间的下硅片2区域设置有读出电路和输出接口电路、用于提供电源的电压/电流相关的辅助模块以及锁相环路，这些电路分别以CMOS工艺制备完成，如图1中的多晶娃203，位于多晶娃203上方的互连层204中间部分，互连层204包括互连线M1、M2和M3以及分别位于互连线M1、M2和M3底部的接触孔，这些接触孔被空隙包围用于隔离。
[0040]上接触块102和下接触块202之间连接有绑定线(粗实线)，从而将上硅片1的感光二极管103和下硅片2的电路相连接。
[0041]本实施例中，请参阅图3，下硅片的读出电路和输出接口电路为高精度超低功耗的读出电路和输出接口电路，其包括:列采样/保持器column sample/hold 301、行选择器row selector 302、增益采样器CDS PGA 303、数模转换器DAC 304、模数转换器ADC 305、移位寄存器shift register 306、图像传感器处理器image sensor processor 307、高速数据接口 LVDS interface 308、行/列控制器row/column ctrl 309、像素模式切换器CIS mode switcher 310、增益放大器 gain controller 311、数模选择器 digital modeselector 312、时序发生器 timing generator 313、系统逻辑控制器 system controllogic 314、控制寄存器组control register bank 315以及与控制寄存器组相连接的I2C接口 I2C interface 316 ;图3中，下硅片中还包括用于提供电源的电压/电流相关的辅助模块和其它辅助模块V/I reference analog support etc.317，以及锁相环路PLL 318。
[0042]其中，请参阅图3，系统逻辑控制器314用于控制读出电路和输出接口电路的开启；系统逻辑控制器314与时序发生器313、列采样/保持器301、模数转换器304、行/列控制器309、像素模式切换器310、增益放大器311、以及数模选择器312分别相连接，用于控制它们的启闭；本实施例中，系统逻辑控制器314分别针对闪光信号、省电模式、重启程序执行相应的动作，针对闪光信号执行开启读出电路和输出接口电路，针对省电模式关闭所述读出电路和输出接口电路，针对重启程序开启读出电路和输出接口电路
[0043]时序发生器313与列采样/保持器301、模数转换器305、行/列控制器309、像素模式切换器310、增益放大器311、以及数模选择器312分别相连接，用于设置列采样/保持器301、行/列控制器309、像素模式切换器310、增益放大器311、以及模数转换器305的发生顺序；并且当堆叠式图像传感器的图像输出完毕时，发送反馈信号给系统逻辑控制器314 ;
[0044]行/列控制器309与行选择器302、列采样/保持器301相连接，行/列控制器309控制列采样/保持器301选择待读取的一列像素，行选择器302选择待读取的一列像素中的一个行像素；
[0045]增益采样器311具有多个且与感光传感器像素阵列CIS pixel中的列一一对应连接，用于采集待读取的一列像素中的一个行像素的数字数据并发送给数模转换器304 ;这里，感光传感器像素阵列CIS pixel中具有1800X2000阵列的像素，像素行为1800行，则增益采样器与像素行一一对应地为1800个；
[0046]数模转换器304与增益采样器303相连接，用于向增益采样器303提供参考模型；数模转换器304将增益采样器303发送来的数字数据转换为模型数据并且发送给增益采样器311，增益采样器311将数模转换器304发送来的模型数据发送给模数转换器
[0047]模数转换器305具有多个且与增益采样器303——对应连接，用于将增益采样器303发送来的模型数据进行模数转换得到数字数据，并且发送数字数据给图像传感器处理器307 ;这里，增益采样器311与与感光传感器像素阵列CISpixel中的行——对应为1800个，所以，模数转