半导体装置的制造方法
【技术领域】
[0001 ]本发明涉及一种半导体装置。
【背景技术】
[0002]序列号为2008-135522的日本专利申请(JP 2008-135522 A)描述了在半导体基板中形成元件区域和终端区域的半导体装置。在该元件区域中，形成有多个线性沟槽栅电极，并且在该终端区域中，形成围绕多个沟槽栅电极设置的多个终端沟槽。P型浮动区域形成在终端沟槽的底面上。浮动区域由η型漂移区围绕。配置该半导体装置使得在彼此相邻的浮动区域之间的间隔最优化，从而提高了终端区域中击穿电压的均匀性。
[0003]近年，期望开发具有低损耗的半导体装置。作为实现半导体装置的低损耗的一个方法，可以减小导通电阻。为了减小该导通电阻，可以想到增加漂移区中的杂质浓度。然而，如果增加了漂移区的杂质浓度，可能会降低在元件区域和在终端区域中的各自的击穿电压。当终端区域的击穿电压变成元件区域的击穿电压或以下时，在该终端区域会发生雪崩击穿。一般地，终端区域具有比元件区域小的面积。因此，如果击穿电流流经终端区域，不利的是终端区域的温度容易变高。因此，存在将终端区域的击穿电压设定得比元件区域的击穿电压高以使得雪崩击穿发生在元件区域的需求。
【发明内容】
[0004]本发明提供一种即使当漂移区的杂质浓度相对高时也能够维持终端区域中的击穿电压的半导体装置。
[0005]依据本发明一个方面的半导体装置包括半导体基板。所述半导体基板具有元件区域以及终端区域，所述终端区域围绕所述元件区域。所述元件区域包括第一体区域、第一漂移区以及多个第一浮动区域，所述第一体区域具有第一导电类型，所述第一漂移区具有第二导电类型，每个所述第一浮动区域具有第一导电类型。第一体区域被配置于面向所述半导体基板的顶面的范围内。第一漂移区与所述第一体区域的底面相接触。每个所述第一浮动区域被所述第一漂移区围绕。所述终端区域包括第二漂移区以及多个第二浮动区域，所述第二漂移区具有所述第二导电类型，并且每个所述第二浮动区域具有所述第一导电类型。每个所述第二浮动区域被所述第二漂移区围绕。所述第二浮动区域围绕所述元件区域的外周。当在所述半导体基板的厚度方向上的第一漂移区的中心深度被看作参考深度时，至少一个第二浮动区域被配置成比每个第一浮动区域更接近于所述参考深度。
[0006]在依据本发明一个方面的半导体装置中，在所述元件区域内形成所述多个第一浮动区域。此外，在所述终端区域内形成多个第二浮动区域。当反向偏置电压施加到所述半导体装置上时，在所述第一浮动区域和所述第一漂移区之间的接合表面上、以及在所述第二浮动区域和所述第二漂移区之间的接合表面上形成电场强度的峰值。在半导体装置中，至少一个第二浮动区域被配置成比每个第一浮动区域更接近于所述参考深度(在下面的描述中，被配置成相对更接近于参考深度的所述第二浮动区域也被称作为“参考深度侧第二浮动区域”。因此，所述参考深度侧第二浮动区域能够比第一浮动区域在半导体基板的厚度方向上更均匀地分布电场。相应地，所述参考深度侧第二浮动区域的电场强度峰值变得低于第一浮动区域的电场强度的峰值。作为结果，相比于所述元件区域的击穿电压，可能会获得终端区域的相对较高的击穿电压，并且甚至在漂移区的杂质浓度相对较高的情况下，还能够在终端区域内保持所述击穿电压。
【附图说明】
[0007]将参照附图在下文中描述本发明的示例性实施例的特征、优点，以及技术和工业意义，其中相似的附图标记表示相似的元件，并且其中:
[0008]图1是依据本发明的第一实施例的半导体装置的平面视图；
[0009]图2是依据本发明的第一实施例的半导体装置的纵向剖面图；
[0010]图3显示了漂移区电场强度与漂移区深度之间的关系；
[0011 ]图4是依据本发明第一变型例的半导体装置的纵向剖面图；
[0012]图5是依据本发明第二变型例的半导体装置的纵向剖面图；
[0013]图6是依据本发明第三变型例的半导体装置的纵向剖面图；
[0014]图7是依据本发明第四变型例的半导体装置的纵向剖面图；
[0015]图8是依据本发明第五变型例的半导体装置的纵向剖面图；
[0016]图9是依据本发明实施例2的半导体装置的纵向剖面图；
[0017]图10是依据本发明第六变型例的半导体装置的纵向剖面图；
[0018]图11是依据本发明第七变型例的半导体装置的纵向剖面图；
[0019]图12是依据本发明第八变型例的半导体装置的纵向截面图；以及
[0020]图13是依据本发明第九变型例的半导体装置的纵向截面图。
【具体实施方式】
[0021 ]将在下文描述本发明的实施例的主要特征。请注意，下文描述的技术要素为相互独立的技术要素，并且单独地或以各种组合来发挥技术有用性。
[0022]在本发明的实施例中，在终端区域的部分内形成第二体区域，第二体区域具有第一导电类型，被配置于朝向半导体基板的顶面的范围内并且从第一体区域连续地形成。第二漂移区可以与第二体区域的底面和侧面相接触。当以平面方式观察半导体基板时，至少一个所述第二浮动区域可以具有与第二体区域的重叠部分。当反向偏置电压施加到所述半导体装置上时，在第二体区域和第二漂移区之间的接合表面的电场强度升高。依据上面的配置，当以平面方式观察半导体基板时，所述多个第二浮动区域中的至少一个具有与第二体区域的重叠部分(此后，被配置于第二体区域下方的第二浮动区域也被称作为下方第二浮动区域)。相应地，在半导体基板厚度方向上的电场可以被两个区域所共享，即第二体区域和下方第二浮动区域。这使得能够降低第二体区域和第二漂移区之间的接合表面的电场强度。
[0023]在本发明的实施例中，当以平面方式观察半导体基板时，至少两个第二浮动区域具有相互重叠的重叠部分。依据上面的配置，在半导体基板厚度方向上的电场将被重叠部分内的多个第二浮动区域所共享。这使得能够将终端区域的击穿电压升至较高于元件区域的击穿电压。
[0024]在本发明上面的实施例中，当以平面方式观察半导体基板时，在第二区域中所述至少两个第二浮动区域可以被配置成最接近于所述元件区域。所述电场容易集中于终端区域的更接近于元件区域的那部分上，并且其击穿电压容易下降。依据上面的配置，在半导体基板厚度方向上的电场被重叠部分内所述多个第二浮动区域所共享。这使得能够改善终端区域的更接近于终端区域的那部分的击穿电压。
[0025]在本发明的实施例中，当以平面方式观察半导体基板时，至少一个第一浮动区域和至少一个第二浮动区域可以各自具有相互重叠的重叠部分。由于击穿电压的下降，在元件区域和终端区域之间的边界部分中容易发生雪崩击穿。依据上面的配置，在半导体基板厚度方向上的电场被重叠部分内的第一浮动区域和第二浮动区域所共享。这使得能够改善边界部分内的击穿电压，并且抑制雪崩击穿的发生。
[0026]在本发明的实施例中，在厚度方向上的预定深度处，可以从元件区域侧向终端区域侧以预定间隔配置第一浮动区域。在下面的描述中，配置所述第一浮动区域的在半导体基板厚度方向上的预定深度也被称作为“第一浮动区域深度”。而且，在下面的描述中，在从元件区域侧向终端区域侧的方向上的第一浮动区域之间的间隔也被称作为“第一浮动区域间隔”。依据上面的配置，从相邻的第一浮动区域扩展的各个耗尽层在第一区域内大致于相同时刻互相连接。这使得能够在元件区域内获得均匀的击穿电压。作为结果，能够消除元件区域内的击穿电压在局部下降的那些部分。
[0027]在本发明的实施例中，在第一浮动区域和一个第二浮动区域之间的间隔可以是预定间隔的1/2或者更少，所述一个第二浮动区域与第一浮动区域邻近。依据上面的配置，在从邻近的第一浮动区域扩展的各个耗尽层相互连接之前，从最接近于终端区域的第一浮动区域扩展的耗尽层达到了被配置为最接近于元件区域的第二浮动区域。这使得能够优先地保持终端区域的击穿电压，并且获得相比于元件区域击穿电压较高的终端区域的击穿电压。
[0028]在本发明上面的实施例中，终端区域可以包括虚设沟槽、绝缘体、以及第三浮动区域。所述虚设沟槽贯穿第二体区域，并且在第二漂移区内延伸。所述绝缘体被配置在虚设沟槽内。第三浮动区域被配置在虚设沟槽的底部或者虚设沟槽的下方，并且具有第一导电类型。所述虚设沟槽可以围绕元件区域的外周。所述第三浮动区域可以被配置