具有阻挡介质层的电容器及其形成方法
【技术领域】
[0001]本发明一般地涉及电容器，并且在特定实施例中涉及具有阻挡介质层的电容器及其形成方法。
【背景技术】
[0002]半导体器件使用在各种各样的电子和其它应用中。半导体器件尤其包括集成电路或分立器件，其通过在半导体层之上沉积一个或多个类型的材料薄膜并且图案化材料薄膜以形成集成电路而形成在半导体晶片上。
[0003]在半导体器件技术中存在将许多不同功能集成在单个芯片上的需求，例如将模拟和数字电路制造在相同管芯上。在这样的应用中，大的电容器大范围地用于存储电荷。它们在尺寸上相当大，取决于电容而有数百微米宽，这比晶体管或存储器单元大得多。结果，这样的大电容器占据宝贵的硅区域从而增加产品成本。这样的大电容器典型地用作用于微处理器单元(MPU)的去耦电容器、高频电路中的RF电容器以及混合信号产品中的滤波器和模拟电容器。
[0004]因此，在本领域中所需要的是形成具有增加的功能性、良好的可靠性但是没有芯片面积的显著利用的半导体芯片的成本高效的方式。
【发明内容】
[0005]依照本发明的实施例，一种器件包括布置在第一绝缘层中的第一金属特征。第二金属特征布置在第二绝缘层中并且通过布置在第一与第二绝缘层之间的第一蚀刻停止衬垫(liner)的部分而与第一金属特征分离。第二金属特征通过第一蚀刻停止衬垫电容親合到第一金属特征。
[0006]依照本发明的另一实施例，一种形成器件的方法包括在衬底之上的第一绝缘层中形成第一金属特征以及在第二绝缘层中形成第二金属特征。第二金属特征通过第一与第二绝缘层之间的第一蚀刻停止衬垫的部分而与第一金属特征分离。第二金属特征通过第一蚀刻停止衬垫电容耦合到第一金属特征。
[0007]依照本发明的另一实施例，一种形成电容器的方法包括在衬底之上形成第一绝缘层，在第一绝缘层中形成第一金属特征，以及在第一绝缘层之上形成蚀刻停止衬垫。方法还包括在蚀刻停止衬垫之上形成第二绝缘层以及在第二绝缘层中形成第二金属特征。第二金属特征通过蚀刻停止衬垫与第一金属特征分离。
【附图说明】
[0008]为了更加完整地理解本发明及其优点，现在对结合附图考虑的以下描述做出参考，其中:
图1A和IB图示了依照本发明的实施例的芯片的放大视图，其中图1A图示了横截面视图并且图1B图不了顶视图； 图2A-2H图示了依照本发明的实施例的在制作的各个阶段期间的半导体器件；
图3A和3B图示了依照本发明的可替换实施例的在处理的各个阶段期间的半导体器件的横截面视图；
图4A和4B图示了形成电容器的另外的实施例，其中电容器包括除蚀刻停止衬垫之外的附加介质层；
图5A和5B图示了浮动式电容结构的可替换实施例，其中图5A包括具有浮动节点的电容器，并且其中图5B包括浮栅晶体管；以及
图6图示了依照可替换实施例的电容器结构。
【具体实施方式】
[0009]将在具体上下文(即用于形成高密度电容器的结构和方法)中关于各种实施例来描述本发明。在各种实施例中，本发明可以使用在数个半导体组件中。这样的组件的示例包括片上系统(SoC )、微处理器单元(MPU )、高频电路和混合信号产品。
[0010]诸如金属-绝缘体-金属(ΜΠΟ电容器之类的大电容器是平面电容器并且典型地包括夹在平行于半导体晶片表面的电容器介质周围的两个金属板。电容器通过掩蔽和图案化步骤形成。例如，顶部电容器金属板通过导电材料的平面沉积以及光刻图案化和使用反应离子蚀刻(RIE)过程蚀刻导电材料来形成。
[0011]将首先使用图1来描述本发明的结构实施例。将使用图2-4来描述制作方法的实施例。然后将使用图5和6来描述各种结构实施例。
[0012]在图1A和IB中图示本发明的实施例。图1A图示了依照本发明的实施例的芯片的放大横截面视图。图1B图示了依照本发明的实施例的芯片的放大顶视图。
[0013]半导体芯片10 (未按比例示出)包含布置在其内部的有源电路。有源电路可以形成在衬底110中和/或衬底110之上并且包括有源器件区105并且包括必要的晶体管、电阻器、电容器、电感器或用于形成集成电路的其它组件。例如，包括晶体管(例如CMOS晶体管)的有源区域可以通过隔离区(例如浅沟槽隔离)与彼此分离。在各种实施例中，半导体芯片10可以形成在硅衬底110上。可替换地，在其它实施例中，半导体芯片10可以已经形成在碳化硅(SiC)上。在一个实施例中，半导体芯片10可以已经至少部分地形成在氮化镓(GaN)上。在可替换的实施例中，衬底110可以包括诸如SOI之类的绝缘体衬底上的半导体以及诸如GaAs、InP、InSb、SbInP和其它之类的化合物半导体。衬底110可以包括包含异质外延或同质外延层之类的外延层。衬底110的一些示例是体单晶硅衬底(或其上生成的层或者否则形成在其中的层)、(100)硅晶片上的(110)硅层、绝缘体上硅(SOI)晶片层或绝缘体上锗(GeOI)晶片层。在其它实施例中，诸如锗硅、锗、砷化镓、砷化铟、砷化铟镓、锑化铟或其它之类的其它半导体可以用作衬底110。
[0014]接下来，在有源器件区之上形成金属化物以电气接触和互连有源器件。金属化物和有源器件区一起形成完整的功能集成电路。换目之，芯片10的电气功能可以由互连的有源电路执行。在逻辑器件中，金属化物可以包括许多(例如九或更多)层的铜或者可替换的其它金属。在诸如DRAM之类的存储器器件中，金属层级的数目可以更少并且可以是铝。
[0015]图1A中的图示示出两个金属层级的金属化物，其包括接触层级(CL)(大部分包含W塞)、第一金属层级M1、过孔层级Vl和第二金属层级M2。参照图1A，第一绝缘层131布置在衬底110之上。第一绝缘层131在一个或多个实施例中可以包括蚀刻停止层。
[0016]第一绝缘层131包括诸如四乙基氧基硅烷(TEOS)或氟化TEOS (FTEOS)之类的S12，但是在各种实施例中可以包括典型地使用在半导体中以制造用于层级间介质(ILD)层的绝缘材料，作为示例，诸如掺杂玻璃(BPSG，PSG, BSG)、有机硅酸盐玻璃(0SG)、碳掺杂氧化物(⑶0)、氟化硅酸盐玻璃(FSG)、旋涂玻璃(SOG)或低妨P低#6缘材料，例如具有大约4或更低的介电常数，诸如SiLK或多孔SiCOH，或介质扩散阻挡层或蚀刻停止层，诸如氮化硅(SiN)、氮氧化硅(S1N)、碳化硅(SiC)或碳氮化硅(SiCN)，例如具有大约4的介电常数，或者其组合或其多个层，尽管可替换地，第一绝缘层131可以包括其它材料。作为示例，第一绝缘层131还可以包括致密SiCOH或具有大约3或更低的对I的多孔介质。第一绝缘层131还可以包括例如具有大约2.3或更低的々值的超低k (ULK)材料。第一绝缘层131可以包括例如大约500nm或更小的厚度，尽管可替换地，第一绝缘层131可以包括其它尺寸。在铜BEOL的情况下铜线可以由包含诸如WxCoyPz之类的选择性生长金属的钨加盖。
[0017]第一蚀刻停止衬垫121布置在第一绝缘层131之上并且第二绝缘层布置在第一蚀刻停止衬垫121之上。第一金属层级Ml形成在第二绝缘层132内，每一个金属线包括第一金属衬垫141、第二金属衬垫142和其中的第一填充金属143。
[0018]在一个实施例中，第一过孔层级Vl和第二金属层级M2可以形成在第三绝缘层133内作为包括第一导电衬垫151、第二导电衬垫152和其中的第二填充金属153的单个结构。
[0019]在由金属线构建的常规横向电容器中，最大电容受用于相邻金属线之间的最小间距(最小距离)的设计规则限制。类似地，对于金属线之间的垂直电容器，最大电容受用于这些金属线之间的距离的设计规则限制。
[0020]本发明的实施例通过形成通过公共第二蚀刻停止衬垫122分离的垂直电容器102来克服这些问题。第二蚀刻停止衬垫122还可以是用于防止后续金属层扩散的阻挡层。第一和第二蚀刻停止衬垫121和122在各种实施例中可以包括相同的材料组成。然而，在一些实施例中，第一和第二蚀刻停止衬垫121和122可以是不同的材料，例如当第一绝缘层131和第三绝缘层133的组成明显不同时。
[0021]如图1A中所图示的，第二金属线层级M2和第一过孔层级Vl布置在第三绝缘层133中。尽管第三绝缘层133可以包括如以上所描述的ILD材料，但是第三绝缘层133通过第二蚀刻停止衬垫122与第二绝缘层132分离。在各种实施例中，第二蚀刻停止衬垫122的部分