半导体器件及其制造方法
【技术领域】
[0001]在此描述的发明构思涉及半导体器件和制造半导体器件的方法，更具体地，涉及包括横向扩散金属氧化物半导体(LDMOS)晶体管的半导体器件以及制造这样的半导体器件的方法。
【背景技术】
[0002]响应于近来在移动装置诸如手机、笔记本、PC等的使用方面的增长，对功率半导体器件的需求迅速增长。功率半导体器件可以被分成功率开关器件和控制集成电路(1C)。在功率半导体器件中使用的理想功率开关器件应具有在被关断时能持久的高击穿电压、大容许电流、小导通电阻、少量的开关驱动功率和在导通时短的切换时间。为了实现理想的功率开关器件用于功率半导体器件中，必须确保扩展的安全工作区(SOA)。
【发明内容】
[0003]发明构思在此涉及一种半导体器件，其能够确保扩展的安全工作区(SOA)，提供优良的电性能，并具有能够用于高度缩小尺寸的高度集成半导体器件的结构。
[0004]发明构思还涉及一种半导体器件的制造方法，其通过使用简化的工艺能够确保扩展的S0A，提供优良的电性能，并被用于高度缩小尺寸的高度集成半导体器件。
[0005]发明构思的实施例提供了一种半导体器件，其包括:基板，包括第一导电类型的有源区；在有源区中的第二导电类型的漂移区；覆盖有源区并在漂移区上的栅极；设置在有源区和栅极之间的栅绝缘膜；在漂移区中的第二导电类型的漏极区，与栅极间隔开并具有比漂移区高的掺杂浓度；第一导电类型的浅阱区，在栅极和漏极区之间并与漏极区间隔开，并在漂移区中；和第二导电类型的源极区，在栅极和漏极区之间的浅阱区中并具有比浅阱区高的掺杂浓度。
[0006]在一些实施例中，半导体器件可以还包括覆盖栅极的侧表面的绝缘间隔物。源极区邻近绝缘间隔物并与栅极间隔开，栅绝缘膜和绝缘间隔物在源极区和栅极之间。
[0007]在一些实施例中，半导体器件可以还包括第一导电类型的体接触区，在源极区和漏极区之间的第一导电类型的浅阱区中，并与漏极区间隔开。
[0008]在一些实施例中，基板可以包括:主表面；和鳍型半导体区，从主表面突出并在平行于基板的主表面的第一方向上延伸。有源区被限定在鳍型半导体区中。
[0009]在一些实施例中，栅极可以在基板上、在交叉有源区的第二方向上延伸。
[0010]在一些实施例中，栅极可以包括面对有源区的两个侧表面的第一竖直栅单元和第二竖直栅单元。栅绝缘膜在第一竖直栅单元与有源区的两个侧表面之一之间，并在第二竖直栅单元与有源区的两个侧表面中的另一个之间。
[0011 ] 在一些实施例中，栅极可以包括第一竖直栅单元、第二竖直栅单元和一体连接到该第一竖直栅单元和第二竖直栅单元的水平栅单元。第一竖直栅单元和第二竖直栅单元面对有源区的两个侧表面，栅绝缘膜在第一竖直栅单元和第二竖直栅单元与有源区的两个侧表面之间。水平栅单元面对有源区的上表面，栅绝缘膜在水平栅单元与有源区的上表面之间。
[0012]在一些实施例中，基板可以是体基板，栅极是在体基板上的平面型栅极。
[0013]发明构思的实施例提供了一种半导体器件，其包括:基板，包括第一导电类型的有源区；在有源区中的第二导电类型的漂移区；栅极区，包括覆盖有源区并在漂移区上的至少一个栅极；设置在有源区和至少一个栅极之间的至少一个栅绝缘膜；第一导电类型的第一浅阱区和第二浅阱区，在漂移区中并彼此间隔开，栅极区在第一浅阱区和第二浅阱区之间。该半导体器件还包括:第二导电类型的第一源极区，在第一浅阱区中并具有比第一浅阱区高的掺杂浓度；第二导电类型的第二源极区，在第二浅阱区中并具有比第二浅阱区高的掺杂浓度；和第二导电类型的第一漏极区和第二漏极区，在漂移区中并彼此间隔开且与栅极区间隔开。第一浅阱区和第二浅阱区在第一漏极区和第二漏极区之间，第一漏极区和第二漏极区具有比漂移区高的掺杂浓度。
[0014]在一些实施例中，栅极区可以包括公用栅极，半导体器件可以包括:第一横向扩散金属氧化物半导体(LDMOS)晶体管，包括在漂移区中的第一源极区和第一漏极区；和第二LDMOS晶体管，包括在漂移区中的第二源极区和第二漏极区。公用栅极由第一 LDMOS晶体管和第二 LDMOS晶体管共用。
[0015]在一些实施例中，半导体器件可以还包括覆盖公用栅极的侧表面的第一绝缘间隔物和第二绝缘间隔物。第一源极区邻近第一绝缘间隔物形成，第二源极区邻近第二绝缘间隔物形成。
[0016]在一些实施例中，半导体器件可以还包括:在第一浅阱区中的第一导电类型的第一体接触区，在第一源极区和第一漏极区之间，并与第一漏极区间隔开；和在第二浅阱区中的第一导电类型的第二体接触区，在第二源极区和第二漏极区之间，并与第二漏极区间隔开。
[0017]在一些实施例中，栅极区可以包括彼此间隔开的第一栅极和第二栅极，半导体器件可以包括:第一 LDMOS晶体管，包括在漂移区中的第一栅极区、第一源极区和第一漏极区；和第二 LDMOS晶体管，包括在漂移区中的第二栅极区、第二源极区和第二漏极区。
[0018]在一些实施例中，半导体器件可以还包括覆盖第一栅极的侧表面的第一绝缘间隔物和覆盖第二栅极的侧表面的第二绝缘间隔物。第一源极区邻近第一绝缘间隔物，第二源极区邻近第二绝缘间隔物。
[0019]在一些实施例中，半导体器件可以还包括:在第一浅阱区中的第一导电类型的第一体接触区，在第一源极区和第一漏极区之间，并与第一漏极区间隔开；和在第二浅阱区中的第一导电类型的第二体接触区，在第二源极区和第二漏极区之间，并与第二漏极区间隔开。
[0020]在一些实施例中，半导体器件可以还包括在第一栅极和第二栅极之间的漂移区中的器件隔离膜。
[0021 ] 在一些实施例中，半导体器件可以还包括:在第一浅阱区中的第一导电类型的第一体接触区，在第一源极区和第一漏极区之间，并与第一漏极区间隔开；在第二浅阱区中的第一导电类型的第二体接触区，在第二源极区和第二漏极区之间，并与第二漏极区间隔开；和在漂移区中的第三体接触区，在第一栅极和第二栅极之间。
[0022]在一些实施例中，半导体器件可以还包括:在第一浅阱区中的第一导电类型的第一体接触区，在第一源极区和第一漏极区之间，并与第一漏极区间隔开；在第二浅阱区中的第一导电类型的第二体接触区，在第二源极区和第二漏极区之间，并与第二漏极区间隔开；和在漂移区中的第一导电类型的杂质区，在第一栅极和第二栅极之间。杂质区被电浮置。
[0023]在一些实施例中，基板可以包括主表面和鳍型半导体区，该鳍型半导体区从基板的主表面突出并在平行于基板的主表面的第一方向上延伸。有源区被限定在鳍型半导体区中。
[0024]在一些实施例中，至少一个栅极可以在基板上、在交叉有源区的第二方向上延伸。
[0025]在一些实施例中，至少一个栅极可以为线形并覆盖鳍型半导体区的两个侧表面。至少一个栅绝缘膜可以在至少一个栅极与鳍型半导体区的两个侧表面之间。
[0026]在一些实施例中，基板可以是体基板，至少一个栅极可以是在体基板上的平面型栅极。
[0027]发明构思的实施例提供了一种半导体器件，其包括:第一导电类型的鳍型有源区，在基板上并在第一方向上延伸；在基板上的栅极区，在交叉鳍型有源区的方向上延伸，并包括覆盖鳍型有源区的两个侧表面的至少一个栅极；第二导电类型的第一源极区和第二源极区，在栅极区的两个侧表面处的鳍型有源区中；第二导电类型的第一漏极区，在鳍型有源区中并与栅极区间隔开，其中第一源极区在第一漏极区和栅极区之间；第二导电类型的第二漏极区，在鳍型有源区中并与栅极区间隔开，其中第二源极区在第二漏极区和栅极区之间；和第二导电类型的漂移区，在鳍型有源区中并围绕栅极区、第一源极区、第二源极区、第一漏极区和第二漏极区。
[0028]在一些实施例中，半导体器件可以还包括:第一导电类型的第一阱，在漂移区中并围绕第一源极区；和第一导电类型的第二阱，在漂移区中并围绕第二源极区。
[0029]在一些实施例中，半导体器件可以还包括:第一导电类型的第一体接触区，邻近于第一源极区并在第一阱中，其中第一体接触区具有比第一阱高的掺杂浓度；和第一导电类型的第二体接触区，邻近于第二源极区并在第二阱中，其中第二体接触区具有比第二阱高的掺杂浓度。
[0030]在一些实施例中，栅极区可以包括公用栅极，半导体器件可以包括:第一 LDMOS晶体管，包括在漂移区中的第一源极区和第一漏极区；和第二 LDMOS晶体管，包括在漂移区中的第二源极区和第二漏极区。公用栅极可以由第一 LDMOS晶体管和第二 LDMOS晶体管共用。
[0031]在一些实施例中，栅极区可以包括彼此间隔开的第一栅极和第二栅极，半导体器件可以包括:第一 LDMOS晶体管，包括在漂移区中的第一栅极区、第一源极区和第一漏极区；和第二 LDMOS晶体管，包括在漂移区中的第二栅极区、第二源极区和第二漏极区。
[0032]在一些实施例中，半导体器件可以还包括在第一栅极和第二栅极之间的第一导电类型体接触区。
[0033]在一些实施例中，半导体器件可以还包括在第一栅极和第二栅极之间的器件隔离膜。
[0034]发明构思的实施例提供了一种半导体器件，其包括:第一导电类型的鳍型有源区，在基板上并在第一方向上延伸；在基板上的栅极，在交叉鳍型有源区的方向上延伸并覆盖鳍型有源区的两个侧表面；在鳍型有源区中的漂移区；第二导电类型的漏极区，在漂移区中并与栅极间隔开第一距离；第一导电类型的浅阱区，在鳍型有源区中；和第二导电类型的源极区，在浅阱区中并与栅极间隔开第二距离，该第二距离小于第一距离。
[0035]发明构思的实施例提供一种半导体器件，其包括:基板，包括第一导电类型的有源区；第二导电类型的漂移区，在有源区中；和两个LDMOS晶体管，共用漂移区并在漂移区内对称地设置。
[0036]在一些实施例中，两个LDMOS晶体管可包括由两个LDMOS晶体管共用的一个公用栅极。两个LDMOS晶体管关于公用栅极对称地设置。
[0037]在一些实施例中，两个LDMOS晶体管可包括包含第一栅极的第一 LDMOS晶体管和包含第二栅极的第二 LDMOS晶体管，该第二栅极与第一栅极间隔开。两个LDMOS晶体管关于第一栅极和第二栅极对称地设置。
[0038]发明构思的实施例提供了一种半导体器件的制造方法，该方法包括在基板的有源区中形成第二导电类型的漂移区，其中有源区是第一导电类型；在漂移区中形成第一导电类型的浅阱区；顺序地形成栅绝缘膜和栅极，该栅极包括与有源区中的浅阱区交叠的拐角部；在漂移区中形成第二导电类型的漏极区，该漏极区邻近于栅极和浅阱区并与栅极和浅阱区间隔开；在栅极和漏极区之间的浅阱区中形成源极区。
[0039]在一些实施例中，该方法可还包括在源极区和漏极区之间的浅阱区中形成第一导电类型的体接触区。
[0040]在一些实施例中，有源区可配置为包括两个侧壁和上表面的鳍型有源区。栅极的形成包括形成栅极以覆盖鳍型有源区的两个侧壁和上表面。
[0041]发明构思的实施例提供一种半导体器件的制造方法，该方法包括在基板的第一导电类型有源区中形成第二导电类型漂移区；和在漂移区中形成两个LDMOS晶体管。
[0042]在一些实施例中，两个LDMOS晶体管的形成可包括形成由两个LDMOS晶体管共用的公用栅极。两个LDMOS晶体管关于公用栅极对称地设置。
[0043]在一些实施例中，两个LDMOS晶体管的形成可包括形成由两个LDMOS晶体管共用的两个栅极。两个LDMOS晶体管关于两个栅极对称地设置。
[0044]发明构思的实施例提供了一种半导体器件的制造方法，该方法包括在基板的第一导电类型有源区中形成第二导电类型漂移区；在漂移区中形成第一导电类型的第一浅阱区和第二浅阱区两者；在第一浅阱区和第二浅阱区之间的有源区中形成至少一个栅极；在漂移区中形成第一漏极区和第二漏极区，其中第一浅阱区和第二浅阱区在第一漏极区和第二漏极区之间；以及在第一浅阱区中形成第一源极区和在第二浅阱区中形成第二源极区。
[0045]在一些实施例中，第一漏极区和第二漏极区的形成可包括在与第一浅阱区间隔开的位置处形成第一漏极区，其中第一浅阱区在第一漏极区和至少一个栅极之间；以及在与第二浅阱区间隔开的位置处形成第二漏极区，其中第二浅阱区在第二漏极区和至少一个栅极之间。
[0046]在一些实施例中，至少一个栅极的形成可包括形成一个公用栅极，该公用栅极包括与第一浅阱区交叠的第一拐角部和与第二浅阱区交叠的第二拐角部。
[0047]在一些实施例中，至少一个栅极的形成可包括:形成第一栅极，该第一栅极包括与第一浅阱区交叠的拐角部；和形成第二栅极，该第二栅极包括与第二浅阱区交叠的拐角部并与第一栅极间隔开。
[0048]在一些实施例中，第一栅极的形成和第二栅极的形成被同时执行。
【附图说明】
[0049]通过下文结合附图的详细描述，将更清楚地理解发明构思的示范实施例，其中:
[0050]图1A、IB和IC是示出根据发明构思的实施例的半导体器件的图示。
[0051]图2A和2B是示出根据发明构思的另一实施例的半导体器件的图示。
[0052]图3A和3B是示出根据发明构思的另一实施例的半导体器件的图示。
[0053]图4是示出根据发明构思的另一实施例的半导体器件的截面图。
[0054]图5A至5C是示出根据发明构思的另一实施例的半导体器件的图示。
[0055]图6是示出根据发明构思的另一实施例的半导体器件的截面图。
[0056]图7A、7B和7C是示出根据发明构思的另一实施例的半导体器件的图示。
[0057]图8是示出根据发明构思的另一实施例的半导体器件的截面图。
[0058]图9A、9B和9C是示出根据发明构思的另一实施例的半导体器件的图示。
[0059]图10A、10B和1C是示出根据发明构思的另一实施例的半导体器件的图示。
[0060]图11是示出根据发明构思的另一实施例的半导体器件的截面图。
[0061]图12是示出根据发明构思的另一实施例的半导体器件的平面图。
[0062]图13是示出根据发明构思的另一实施例的半导体器件的平面图。
[0063]图14是示出根据发明构思的另一实施例的半导体器件的平面图。
[0064]图15是示出根据发明构思的另一实施例的半导体器件的平面图。
[0065]图16A是示出包括根据发明构思的另一实施例的半导体器件的CMOS逆变器的等效电路图。
[0066]图16B是示出逆变器的布局的实例，该逆变器用于实现包括图16A的等效电路的CMOS逆变器。
[0067]图16C是示出逆变器的布局的另一实例，该逆变器用于实现包括图16A的等效电路的CMOS逆变器。
[0068]图17A、17B、17C、17D、17E、17F、17G、17H、171和17J是顺序示出根据发明构思的实施例的制造半导体器件的方法的截面图。
[0069]图18A、18B、18C、18D、18E和18F是顺序示出根据发明构思的实施例的制造半导体器件的方法的截面图。
[0070]图19A和19B是顺序示出根据发明构思的实施例的制造半导体器件的方法的截面图。
[0071]图20是曲线图，示出根据发明构思的