碳化硅半导体装置和用于制造碳化硅半导体装置的方法
【技术领域】
[0001]本发明涉及一种具有沟槽栅的碳化硅(下文称为SiC)半导体装置以及用于制造碳化硅半导体装置的方法。
【背景技术】
[0002]JP-A-2011-101036公开了一种SiC半导体装置，其设置有金属氧化物半导体场效应晶体管(MOSFET)，MOSFET在元胞区域中具有沟槽栅以及在围绕元胞区域的周边区域中具有周边高击穿电压结构。
[0003]SiC半导体装置包括半导体衬底，其由n+型SiC组成并且在其上设置有η型漂移层。在元胞区域中，P型基极区域形成在η型漂移层的表面部分中，并且η+型源区域和ρ +型接触层形成在P型基极区域的上部分中。沟槽贯穿P型基极区域和η+型源区域至η型漂移层。栅极形成在形成于沟槽的表面上的栅氧化膜上以形成用于金属氧化物半导体场效应晶体管的沟槽栅结构。
[0004]围绕元胞区域的周边区域具有台式结构，台式结构深于形成在元胞区域中的P型基极区域并且达到η型漂移层。在元胞区域和周边区域之间的边界部分，P型降低表面电场(RESURF)层从侧壁延伸至台式结构的台阶处的底表面。此外，多个P型保护环层形成在台式结构的底部上以围绕P型RESURF层的外周，从而形成周边高击穿电压结构。
[0005]该结构允许P型保护环层在高漏电压下具有间隔适当距离的等位线以便降低电场的集中，导致半导体装置具有高击穿电压。
[0006]在制造具有上述结构的SiC半导体装置时，如果用于形成沟槽栅结构的沟槽和台式结构可以同时由能够刻蚀深位置的单个刻蚀步骤形成，那么将能够简化制造处理。
【发明内容】
[0007]在同时成形沟槽和台式结构时，沟槽应该深于P型基极区域；因此，台式结构的深度也必然较深。但是，过深的台式结构导致形成在台式结构上的P型RESURF层以及P型保护环层的厚度降低，导致不充足的击穿电压。因此，形成沟有预定深度的沟槽以及具有不太深的深度的台式结构是重要的。这种精确的深度控制要求导致较窄的加工余量。
[0008]在SiC半导体装置中，元胞区域中的MOSFET设置有形成在沟槽栅结构上方的栅布线层和源极以及形成在η+型衬底的背侧的漏极。在该MOSFET中，层间绝缘膜布置在栅极上方以实现栅布线层或者源极和栅极之间的绝缘。层间绝缘膜应该具有足够用于确保绝缘的预定厚度。但是，层间绝缘膜从衬底的多余突出引起源极中的台阶差，从而导致劣势，诸如降低源极和键合线之间的粘合力，以及使栅布线层和源极的图案化准确度低。
[0009]此外，在SiC半导体装置中，未考虑在沟槽栅结构中栅极以及栅绝缘膜的表面的高度，因而会增加衬底表面的不均匀。衬底表面的多余不均匀会引起诸如在生产半导体装置的后续步骤中的图案化中生成残渣的问题，因而妨碍降低元件的特征尺寸。
[0010]本发明提供了用于制造SiC半导体装置的方法，能够同时成形用于形成沟槽栅结构的沟槽以及台式结构，而不会降低周边高击穿电压结构的击穿电压。本发明还提供了 SiC半导体装置，其具有能够最小化突出层间绝缘膜的高度的结构。此外，本发明提供了 SiC半导体装置，其具有小特征尺寸。
[0011]本发明的第一方案是碳化硅半导体装置，其包括:金属氧化物半导体场效应晶体管，其包括:包括碳化硅的第一或者第二导电类型的衬底；包括碳化硅的第一导电类型的漂移层，漂移层布置在衬底上并且具有的杂质浓度低于衬底的杂质浓度；包括碳化硅的第二导电类型的基极区域，基极区域布置在元胞区域中的漂移层上；包括碳化硅的第一导电类型的源区域，源区域布置在基极区域上并且具有的杂质浓度高于漂移层的杂质浓度；多个沟槽，每个沟槽在纵向方向上延伸并且深于源区域和基极区域以达到漂移层，源区域和基极区域布置在沟槽的两侧；第二导电类型的深层，深层布置在两个相邻沟槽之间的基极区域下方的漂移层的表面部分中，深层的底部布置在每个沟槽的底部的下方；栅绝缘膜，其布置在每个沟槽的表面上；栅极，其布置在每个沟槽中的栅绝缘膜上；层间绝缘膜，其覆盖栅极和栅绝缘膜，层间绝缘膜具有接触孔；源极，其通过接触孔电连接至源区域和基极区域；以及漏极，其布置在衬底的背侧上；以及周边高击穿电压结构，其在凹台式结构的底部包括第二导电类型杂质层，凹台式结构布置在围绕元胞区域的周边区域上，台式结构深于源区域和基极区域以达到漂移层，其中，源区域具有第一凹部，每个沟槽从第一凹部的底部延伸，栅绝缘膜具有顺着第一凹部的形状的延伸部，以及栅极的顶表面齐平于或者低于延伸部的顶表面。
[0012]因而，层间绝缘膜形成在具有第二凹部的栅绝缘膜上，使得层间绝缘膜具有低于其他部分的第二凹部。结果，相比于没有第二凹部的情况，能够降低在图案化之后保留在沟槽栅结构的位置的层间绝缘膜的突起(层间绝缘膜和其周围之间的台阶的高度)。这种处理能够改善用于形成布置在层间绝缘膜上的源极和栅布线层的电极材料的表面平整度，因而改善对于它们的图案化准确度。
[0013]本发明的第二方案是碳化硅半导体装置，其包括:金属氧化物半导体场效应晶体管，其包括:包括碳化硅的第一或者第二导电类型的衬底；包括碳化硅的第一导电类型的漂移层，漂移层布置在衬底上并且具有的杂质浓度低于衬底的杂质浓度；包括碳化硅的第二导电类型的基极区域，基极区域布置在元胞区域中的漂移层上；包括碳化硅的第一导电类型的源区域，源区域布置在基极区域上并且具有的杂质浓度高于漂移层的杂质浓度；多个沟槽，每个沟槽在纵向方向上延伸并且深于源区域和基极区域以达到漂移层，源区域和基极区域布置在沟槽的两侧；第二导电类型的深层，深层布置在两个相邻沟槽之间的基极区域下方的漂移层的表面部分中，深层的底部布置在每个沟槽的底部的下方；栅绝缘膜，其布置在每个沟槽的表面上；栅极，其布置在每个沟槽中的栅绝缘膜上；层间绝缘膜，其覆盖栅极和栅绝缘膜，层间绝缘膜具有接触孔；源极，其通过接触孔电连接至源区域和基极区域；以及漏极，其布置在衬底的背侧上；以及周边高击穿电压结构，其包括围绕元胞区域的第二导电类型杂质层，第二导电类型杂质层位于凹台式结构的底部，凹台式结构布置在围绕元胞区域的周边区域上，台式结构深于源区域和基极区域以达到漂移层，其中，源区域具有第一凹部，每个沟槽从第一凹部的底部延伸，栅绝缘膜具有顺着第一凹部的形状的延伸部，以及栅极的顶表面齐平于或者低于栅绝缘膜的延伸部的顶表面。
[0014]因而，栅极的表面齐平于或者低于栅绝缘膜的表面。这种高表面平整度降低了在生产半导体装置的后续步骤中的不均匀，从而导致降低在图案化期间会发生的残渣，利于降低半导体装置的特征尺寸。
[0015]本发明的第三方案是用于制造碳化硅半导体装置的方法，其包括:(a)在包括碳化硅的第一或者第二导电类型的衬底上形成包括碳化硅的第一导电类型的漂移层，漂移层具有的杂质浓度低于衬底的杂质浓度；(b)在元胞区域中的漂移层的表面部分上形成第二导电类型的深层，以及在围绕元胞区域的周边区域中形成围绕元胞区域的第二导电类型杂质层；(C)在深层、第二导电类型杂质层和漂移层上形成包括碳化硅的第二导电类型的基极区域；(d)在基极区域中形成第一凹部，在基极区域和第一凹部上形成包括碳化硅的第一导电类型杂质层，然后除了第一凹部上的部分之外移除第一导电类型杂质层以便在第一凹部上留下源区域以及在源区域的表面上留下第二凹部，第一导电类型杂质层具有的杂质浓度高于漂移层的杂质浓度；(e)形成沟槽，其从源区域中的第二凹部的底表面延伸通过基极区域至漂移层并且具有的纵向方向沿着深层的延伸方向，使得沟槽浅于深层，同时通过在周边区域中移除基极区域以暴露漂移层形成凹台式结构，使得具有第二导电类型杂质层的周边高击穿电压结构布置在凹台式结构的底部；(f)在包括第二凹部的表面的沟槽中形成栅绝缘膜，栅绝缘膜具有延伸部，延伸部顺着第二凹部的形状；(g)在沟槽中的栅绝缘膜上形成栅极；(h)形成层间绝缘膜，其覆盖栅极和栅绝缘膜；(i)在层间绝缘膜中形成接触孔，并且源极通过接触孔电连接至源区域和基极区域；以及(j)在衬底的背侧上形成漏极。
[0016]因而，沟槽以及台式结构的这种同时成形能够统一化成形沟槽和台面的处理，因而简化制造处理。在成形沟槽时，形成在源区域中的第二凹部允许沟槽形成在深于台式结构的位置处。
[0017]因此，在元胞区域中从基极区域朝向漂移层突出沟槽的高度被确保，而无需过度刻蚀形成在周边区域中的台式结构的底表面上的第二导电类型杂质层。换句话说，能够实现具有预定深度的沟槽而无需形成过深的台式结构。结果，该处理消除了精细深度控制的需要，导致较大加工余量。
[0018]每个上述器件的括号中的附图标记指示对应于稍后将描述的实施例中描述的特定器件。
【附图说明】
[0019]下文件将参考附图描述本发明的示范实施例特征、优势以及技术及工业重要