基板结构及其制法
【技术领域】
[0001]本发明有关一种基板结构，尤指一种提升可靠度的基板结构及其制法。
【背景技术】
[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于晶片封装领域的技术，例如晶片尺寸构装(Chip Scale Package, CSP)、晶片直接贴附封装(Direct Chip Attached, DCA)或多晶片模组封装(Multi — Chip Module, MCM)等覆晶型态的封装模组、或将晶片立体堆迭化整合为三维积体电路(3D IC)晶片堆迭技术等。
[0003]目前现有3D晶片堆迭的半导体封装件，其提供一硅中介板(ThroughSiliconinterposer, TSI)，该娃中介板具有贯穿的多个导电娃穿孔(Through-silicon via, TSV)，且该该板的一侧具有一线路重布层(Redistribut1n layer，简称RDL)，以于该线路重布层上电性结合间距较小的半导体晶片的电极垫，再于该板的另一侧上电性结合间距较大的封装基板的焊垫。
[0004]如图1所示，现有硅中介板的基板结构I包括一承载件10、设于该承载件10全部表面上的第一绝缘层11、设于该第一绝缘层11上的一线路层13、设于该线路层13与该第一绝缘层11上并外露部分该线路层13的第二绝缘层12、以及设于该线路层13上的导电元件14。
[0005]图1A至图1E为图1的制法的上视示意图。
[0006]如图1及图1A所示，提供一如硅晶圆的承载件10，且于该承载件10上设有电性连接垫101。
[0007]如图1B所示，形成一第一绝缘层11于该承载件10的全部表面上，且该第一绝缘层11外露该电性连接垫101的部分表面。
[0008]如图1C所示，形成一如RDL的线路层13于该第一绝缘层11上，且该线路层13电性连接该电性连接垫101。
[0009]如图1D所示，形成一第二绝缘层12于该线路层13与该第一绝缘层11上，且该第二绝缘层12外露该线路层13的部分表面。
[0010]如图1E所示，先形成凸块底下金属层(Under bump metallurgy，简称UBM) 15于该线路层13的外露表面上，再形成如焊锡凸块的导电元件14于该凸块底下金属层15上。
[0011]然而，现有基板结构I的制法中，该承载件10与该第一绝缘层11两者的接触面积极大，且两者的热膨胀系数(Coefficient of thermal expans1n，简称CTE)差异极大，所以于进行热处理制程期间(thermal cycle)，该基板结构I难以均勾释放热应力(thermalstress)，导致该基板结构I容易发生翘曲(warpage)的问题，且该导电元件14的应力可靠性(reliability)不佳，因而造成难以载运该基板结构I或无法进行后续制程。
[0012]因此，如何克服现有技术的种种缺失，实为一重要课题。
【发明内容】
[0013]为克服现有技术的种种缺失，本发明提供一种基板结构及其制法，使该基板结构不易发生翘曲。
[0014]本发明的基板结构，包括:一承载件，其定义有至少一布线区，其中，该布线区位于该承载件的部分表面，且该布线区包含接点处；第一绝缘层，其设于该布线区上；一线路层，其设于该布线区上的该第一绝缘层上；以及第二绝缘层，其设于该承载件上。
[0015]本发明还提供一种基板结构的制法，包括:形成第一绝缘层于一承载件的布线区上，其中，该布线区位于该承载件的部分表面，且该布线区包含接点处；形成一线路层于该布线区上的该第一绝缘层上；以及形成第二绝缘层于该承载件上。
[0016]前述的基板结构及其制法中，该承载件具有多个电性连接该线路层的电性连接垫。
[0017]前述的基板结构及其制法中，该承载件具有介电层，以令该第一绝缘层、线路层与第二绝缘层形成于该介电层上。
[0018]前述的基板结构及其制法中，该第一绝缘层仅设于该接点处上。
[0019]前述的基板结构及其制法中，该线路层对应该第一绝缘层之处呈现阶梯状。
[0020]前述的基板结构及其制法中，该第二绝缘层仅设于该布线区上。
[0021]前述的基板结构及其制法中，该第二绝缘层具有外露部分该线路层的开孔，且该开孔的位置位于该接点处上。复包括形成导电元件于该开孔中，以令该导电元件电性连接该线路层。
[0022]前述的基板结构及其制法中，该第二绝缘层覆盖该线路层。
[0023]由上可知，本发明的基板结构及其制法，藉由该第一与第二绝缘层仅形成于该承载件的部分表面上，所以相较于现有技术，本发明于进行热处理制程期间，该基板结构可有效释放热应力，因而该基板结构不易发生翘曲，且可提升该导电元件的应力可靠性。
【附图说明】
[0024]图1为现有基板结构的剖面示意图；
[0025]图1A至图1E为现有基板结构的制法的上视示意图；
[0026]图2A至图2E为本发明基板结构的制法的剖面示意图；其中，图2C’及图2E’为图2C及图2E的另一实施例；以及
[0027]图3A至图3E为对应图2A至图2E的上视示意图；其中，图3C’为图3C的另一实施例。
[0028]符号说明
[0029]1，2，2’ 基板结构
[0030]10, 20承载件
[0031]101, 201 电性连接垫
[0032]11,21,21’ 第一绝缘层
[0033]12，22第二绝缘层
[0034]13，23线路层
[0035]14,24 导电元件
[0036]15, 25 凸块底下金属层
[0037]200板体
[0038]202介电层
[0039]203开口
[0040]220开孔
[0041]230电性接触垫
[0042]A，A’布线区
[0043]a接点处
[0044]T阶梯状。
【具体实施方式】
[0045]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0046]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0047]图2A至图2E为本发明基板结构2的制法的剖面示意图，且图3A至图3E为对应图2A至图2E的上视示意图。于本实施例中，该基板结构2的制法可以晶圆级(wafer level)制程进行。
[0048]如图2A及图3A所示，提供一承载件20，该承载件20具有一板体200、设于该板体200上的多个电性连接垫201、及设于该板体200与该些电性连接垫201上的介电层202，且该介电层202具有多个开口 203，以令各该电性连接垫201对应外露于各该开口 203。
[0049]于本实施例中，该板体200的种类繁多，例如，具娃穿孔(Through-silicon via，简称TSV)的中介板、娃中介板(Through Silicon interposer，简称TSI)或半导体晶片等半导体板材、或者该板体200的内部可包含另一介电层(图略)、与内部线路(图略)，且该内部线路可选择性地电性连接该电性连接垫201。因此，该板体200的构造并无特别限制。
[0050]此外，形成该介电层202的材质为氮化硅(SiNX)或氧化硅(Si02)。
[0051]如图2B及图3B所不，形成一第一绝缘层21于该介电层202的部分表面上。
[0052]于本实施例中，该介电层202的表面上可定义有多个布线区A，且该布线区A的范围内包含一接点处a，以令该第一绝缘层21仅形成于该接点处a上，其中，该接点处a的范围不会包含该电性连接垫201。
[0053]此外，该布线区A指后续线路层的占用面积的形状区域，且该接点处a指该基板结构2用于外接其它电子装置(如晶片、电路板等)的接点处。
[0054]又，该第一绝缘层21为钝化层(passivat1n layer)，且其材质为光阻介电材(photosensitive dielectric material，简称 PDM)、聚酰亚胺(polyimide，简称 PI)、苯并环丁稀(Bis-Benzo-CycΙο-Buten