像素结构及其驱动方法、显示基板和显示面板的制作方法
【专利摘要】本发明公开了一种像素结构及其驱动方法、显示基板和显示面板。该像素结构包括：第一薄膜晶体管、第二薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前列数据线和像素电极，第二薄膜晶体管连接至上一行栅线、上一行放电线和像素电极；第二薄膜晶体管用于在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电；第一薄膜晶体管用于在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电。本发明提高了像素电极的充放电效率。
【专利说明】
像素结构及其驱动方法、显示基板和显示面板
技术领域
[0001]本发明涉及显示技术领域，特别涉及一种像素结构及其驱动方法、显示基板和显示面板。【背景技术】
[0002]随着显示技术的发展，薄膜晶体管液晶显示器(Thin Film Transistor-Liquid crystal display，简称:TFT-LCD)的应用越来越广泛。该TFT-LCD可包括相对设置的彩膜基板和阵列基板，彩膜基板和阵列基板之间设置有液晶，其中，阵列基板可包括多条栅线和多条数据线，多条栅线和多条数据线限定出多个像素单元，每个像素单元可包括一个薄膜晶体管和与该薄膜晶体管连接的像素电极，该薄膜晶体管还与栅线和数据线连接。
[0003]当显示当前帧画面时，依次在每行栅线上加载栅极信号。某一行栅线上加载栅极信号时，该行栅线连接的薄膜晶体管在栅极信号的控制下开启，数据线通过开启的薄膜晶体管对像素电极充电。
[0004]由于在上一帧画面显示时，像素电极已经充满了电荷，因此当前帧画面显示时在某一行栅线上加载栅极信号之后需要首先通过开启的薄膜晶体管对像素电极进行放电，而后才能通过该开启的薄膜晶体管对像素电极充电，增大了像素电极完成充电的时间，从而降低了像素电极的充放电效率。
【发明内容】
[0005]本发明提供一种像素结构及其驱动方法、显示基板和显示面板，用于提高像素电极的充放电效率。
[0006]为实现上述目的，本发明提供了一种像素结构，包括:第一薄膜晶体管、第二薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前列数据线和像素电极，第二薄膜晶体管连接至上一行栅线、上一行放电线和像素电极；
[0007]第二薄膜晶体管用于在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电；
[0008]第一薄膜晶体管用于在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电。
[0009]可选地，所述第二薄膜晶体管的栅极连接至上一行栅线，所述第二薄膜晶体管的源极连接至像素电极，所述第二薄膜晶体管的漏极连接至上一行放电线。[〇〇1〇]可选地，所述第二薄膜晶体管的源极的上方设置第一过孔，所述像素电极位于第一过孔中以实现与第二薄膜晶体管的源极连接。
[0011]可选地，还包括:连接图形；
[0012]所述第二薄膜晶体管的漏极的上方设置第二过孔，所述上一行栅线对应的上一行放电线的上方设置有第三过孔，连接图形位于第二过孔和第三过孔中以实现将所述第二薄膜晶体管的漏极和放电线连接。
[0013]可选地，所述连接图形和所述像素电极同层设置。
[0014]可选地，所述放电线与所述栅线同层设置。
[0015]可选地，所述放电线为与所述栅线对应的公共电极线。
[0016]为实现上述目的，本发明提供了一种显示基板，包括:衬底基板和位于衬底基板上的栅线、数据线、放电线和上述像素结构。
[0017]为实现上述目的，本发明提供了一种显示面板，包括:相对设置的对置基板和上述显示基板。
[0018]为实现上述目的，本发明提供了一种像素结构的驱动方法，所述像素结构包括:第一薄膜晶体管、第二薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前行数据线和像素电极，第二薄膜晶体管连接至上一行栅线、放电线和像素电极；
[0019]第二薄膜晶体管在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电；
[0020]第一薄膜晶体管在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电。
[0021]本发明具有以下有益效果:[〇〇22]本发明提供的像素结构及其驱动方法、显示基板和显示面板的技术方案中，第二薄膜晶体管在上一行栅线的控制下开启以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电，第一薄膜晶体管在当前行栅线的控制下开启以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电，本发明中，由于像素电极在上一行栅线扫描时提前完成放电过程，因此在当前行栅线扫描时可直接对像素电极进行充电，缩短了像素电极完成充电的时间，从而提高了像素电极的充放电效率。【附图说明】
[0023]图1为本发明实施例一提供的一种像素结构的结构示意图；
[0024]图2为图1中第二薄膜晶体管的剖面图；
[0025]图3为本发明实施例四提供的一种像素结构的驱动方法的流程图。【具体实施方式】
[0026]为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的像素结构及其驱动方法、显示基板和显示面板进行详细描述。
[0027]图1为本发明实施例一提供的一种像素结构的结构示意图，如图1所示，该像素结构包括:第一薄膜晶体管T1、第二薄膜晶体管T2和像素电极1，第一薄膜晶体管T1连接至当前行栅线61、当前列数据线口:和像素电极1，第二薄膜晶体管T2连接至上一行栅线Gh、上一行放电线Ch和像素电极1。第二薄膜晶体管T2用于在上一行栅线Gh的控制下开启，以供像素电极1通过开启的第二薄膜晶体管T2向上一行放电线Ch进行放电；第一薄膜晶体管T1用于在当前行栅线61的控制下开启，以供当前列数据线D:通过开启的第一薄膜晶体管T1对像素电极1进行充电。
[0028]本实施例中，多行栅线之间平行设置，图1中以平行设置的当前行栅线仏和上一行栅线Gh为例进行描述；多列数据线之间平行设置，图1中以平行设置的当前列数据线D4P上一列数据线Dh为例进行描述。栅线和数据线之间交叉设置。
[0029]本实施例中，放电线与栅线同层设置。优选地，放电线和栅线之间一一对应，且放电线和对应的栅线之间平行设置。例如:如图1所示，上一行放电线Ch和上一行栅线Gk对应设置，当前行放电线匕和当前行栅线仏对应设置。
[0030]图2为图1中第二薄膜晶体管的剖面图，如图2所示，第一薄膜晶体管T2包括栅极 21、有源层22、源极23和漏极24。栅极21位于衬底基板2(图1中未具体画出)之上，本实施例中，栅极21与上一行栅线Gh连接且一体成型，即栅极21与上一行栅线Gh之间连续设置。栅极11与上一行栅线Gh同层设置。由于上一行栅线Gh和上一行放电线Ch同层设置，因此栅极21和上一行放电线Ch同层设置，上一行放电线Ch位于衬底基板2之上。栅极21和上一行放电线Ch之上设置有栅绝缘层3，栅绝缘层3覆盖整个衬底基板2。有源层22位于栅绝缘层3 之上，且位于栅极21的上方。源极23位于有源层3之上，漏极24位于有源层3之上。源极23和漏极24之上设置有保护层4,保护层4覆盖整个衬底基板2。第二薄膜晶体管T2的栅极21连接至上一行栅线Gh，第二薄膜晶体管T2的源极23连接至像素电极1，第二薄膜晶体管T2的漏极24连接至上一行放电线Ch。第二薄膜晶体管T2的源极23的上方设置第一过孔5,像素电极1位于第一过孔5中以实现与第二薄膜晶体管T2的源极23连接，其中，第一过孔5可位于保护层4中。像素结构还包括连接图形6,第二薄膜晶体管T2的漏极24的上方设置第二过孔7， 上一行栅线Gh对应的上一行放电线Ch的上方设置有第三过孔8,连接图形6位于第二过孔 7和第三过孔8中以实现将第二薄膜晶体管T2的漏极24和放电线Ch连接，其中，第二过孔7 位于保护层4中，第三过孔8位于保护层4和栅绝缘层3中。优选地，连接图形6和像素电极1同层设置。
[0031]本实施例中，放电线为与栅线对应的公共电极线。例如:如图1所示，上一行放电线 Ch为与上一行栅线Gh对应的上一行公共电极线，当前行放电线匕为与当前行栅线61对应的当前行公共电极线。本实施例中放电线采用与栅线对应的公共电极，无需再单独走线，从而简化了像素结构的图案设计。
[0032]如图1所示，第一薄膜晶体管T1包括栅极11、有源层12、源极13和漏极。栅极11位于衬底基板之上，本实施例中，栅极11与当前行栅线仏连接且一体成型，即栅线11与当前行栅线61之间连续设置，栅极11与当前行栅线61同层设置。有源层12位于栅极11的上方，源极13 位于有源层12之上，源极13连接至当前列数据线D:，本实施例中，源极13与当前列数据线口: 一体成型，即源极13与当前列数据线口:之间连续设置。漏极位于有源层3之上，且漏极与像素电极1连接，由于漏极位于像素电极1之下，因此图1中未示出。源极13和漏极均与当前列数据线口:同层设置。栅绝缘层3位于栅极11之上，有源层12位于栅绝缘层3之上，保护层4位于源极13和漏极之上。第一薄膜晶体管T1的漏极连接至像素电极1，第一薄膜晶体管T1的漏极上方的保护层4中设置有第四过孔9,像素电极1位于第四过孔9中以实现与像素电极1连接。[〇〇33]本实施例中，第N帧画面显示时，像素电极1上充满电荷。第N+1帧显示开始时，上一行栅线Gh上加载第N+1帧栅极信号时，第二薄膜晶体管T2开启；由于在第N帧画面显示时像素电极1上充满电荷，此时像素电极1的电压高于上一行栅线G1-1对应的上一行放电线电压，因此像素电极1通过开启的第二薄膜晶体管T2将第N帧画面显示时充入的电荷释放到上一行放电线Cm当前行栅线仏上加载第N+1帧栅极信号时，第一薄膜晶体管T1开启；由于像素电极1上的电荷已经被释放，此时当前列数据线Di上加载的数据信号的电压高于像素电极1的电压，因此数据线D:通过开启的第一薄膜晶体管T1向像素电极1充电以使像素电极 1上的电荷达到所需的电荷量。从上述内容可知，由于像素电极1上的电荷在上一行栅线G1-1 扫描时提前被释放，因此当前行栅线Gh扫描时可直接对像素电极1进行充电，实现了对像素电极1的快速充电，缩短了像素电极1上的电荷达到所需电荷量的时间(即:缩短了像素电极完成充电的时间)，从而提高了像素电极的充放电效率。[〇〇34]本实施例提供的像素结构的技术方案中，第二薄膜晶体管在上一行栅线的控制下开启以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电，第一薄膜晶体管在当前行栅线的控制下开启以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电，本实施例中，由于像素电极在上一行栅线扫描时提前完成放电过程，因此在当前行栅线扫描时可直接对像素电极进行充电，缩短了像素电极完成充电的时间，从而提高了像素电极的充放电效率。进而提高了像素电极的响应速率。本实施例中，像素电极在上一行栅线扫描时提前完成放电过程，打断了像素电极上电荷的累积效应，从而改善了画面残像和画面闪烁。[0〇35]本发明实施^■提供了一种显不基板，该显不基板包括:衬底基板和位于衬底基板上的栅线、数据线、放电线和像素结构，其中，像素结构可采用上述实施例一提供的像素结构，具体描述可参见上述实施例一，此处不再重复描述。
[0036]本实施例中，显示基板可以为阵列基板，优选地，该显示基板可以为高级超维场转换技术(Advanced Super Dimens1n Switch，简称:ADS)阵列基板。
[0037]本实施例提供的显示基板的技术方案中，第二薄膜晶体管在上一行栅线的控制下开启以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电，第一薄膜晶体管在当前行栅线的控制下开启以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电，本实施例中，由于像素电极在上一行栅线扫描时提前完成放电过程，因此在当前行栅线扫描时可直接对像素电极进行充电，缩短了像素电极完成充电的时间，从而提高了像素电极的充放电效率。进而提高了像素电极的响应速率。本实施例中，像素电极在上一行栅线扫描时提前完成放电过程，打断了像素电极上电荷的累积效应，从而改善了画面残像和画面闪烁。[〇〇38]本发明实施例三提供了一种显示面板，该显示面板包括:相对设置的对置基板和显示基板。[0〇39]本实施例中，对置基板和显不基板之间设置有液晶。
[0040]本实施例中，显示基板为阵列基板，对置基板为彩膜基板。优选地，显示基板为ADS 阵列基板。
[0041]本实施例中，显示基板可采用上述实施例二提供的显示基板，此处不再重复描述。
[0042]本实施例提供的显示面板的技术方案中，第二薄膜晶体管在上一行栅线的控制下开启以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电，第一薄膜晶体管在当前行栅线的控制下开启以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电，本实施例中，由于像素电极在上一行栅线扫描时提前完成放电过程，因此在当前行栅线扫描时可直接对像素电极进行充电，缩短了像素电极完成充电的时间，从而提高了像素电极的充放电效率。进而提高了像素电极的响应速率。本实施例中，像素电极在上一行栅线扫描时提前完成放电过程，打断了像素电极上电荷的累积效应，从而改善了画面残像和画面闪烁。本实施例中，缩短了像素电极完成充电的时间，从而缩短了液晶被拉到所需角度的时间，进而提高了显示面板的响应速率。
[0043]本发明实施例四提供了一种像素结构的驱动方法，其中，像素结构包括:第一薄膜晶体管、第二薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前行数据线和像素电极，第二薄膜晶体管连接至上一行栅线、放电线和像素电极。
[0044]图3为本发明实施例四提供的一种像素结构的驱动方法的流程图，如图3所示，该方法包括:
[0045]步骤101、第二薄膜晶体管在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电。
[0046]步骤102、第一薄膜晶体管在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电。[〇〇47]本实施例提供的像素结构的驱动方法的技术方案中，第二薄膜晶体管在上一行栅线的控制下开启以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电， 第一薄膜晶体管在当前行栅线的控制下开启以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电，本实施例中，由于像素电极在上一行栅线扫描时提前完成放电过程，因此在当前行栅线扫描时可直接对像素电极进行充电，缩短了像素电极完成充电的时间，从而提高了像素电极的充放电效率。进而提高了像素电极的响应速率。本实施例中，像素电极在上一行栅线扫描时提前完成放电过程，打断了像素电极上电荷的累积效应，从而改善了画面残像和画面闪烁。[〇〇48]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种像素结构，其特征在于，包括:第一薄膜晶体管、第二薄膜晶体管和像素电极，第 一薄膜晶体管连接至当前行栅线、当前列数据线和像素电极，第二薄膜晶体管连接至上一 行栅线、上一行放电线和像素电极；第二薄膜晶体管用于在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜 晶体管向所述上一行放电线进行放电；第一薄膜晶体管用于在当前行栅线的控制下开启，以供当前列数据线通过开启的第一 薄膜晶体管对像素电极进行充电。2.根据权利要求1所述的像素结构，其特征在于，所述第二薄膜晶体管的栅极连接至上 一行栅线，所述第二薄膜晶体管的源极连接至像素电极，所述第二薄膜晶体管的漏极连接 至上一行放电线。3.根据权利要求2所述的像素结构，其特征在于，所述第二薄膜晶体管的源极的上方设 置第一过孔，所述像素电极位于第一过孔中以实现与第二薄膜晶体管的源极连接。4.根据权利要求2所述的像素结构，其特征在于，还包括:连接图形；所述第二薄膜晶体管的漏极的上方设置第二过孔，所述上一行栅线对应的上一行放电 线的上方设置有第三过孔，连接图形位于第二过孔和第三过孔中以实现将所述第二薄膜晶 体管的漏极和放电线连接。5.根据权利要求4所述的像素结构，其特征在于，所述连接图形和所述像素电极同层设置。6.根据权利要求1所述的像素结构，其特征在于，所述放电线与所述栅线同层设置。7.根据权利要求1至6任一所述的像素结构，其特征在于，所述放电线为与所述栅线对 应的公共电极线。8.—种显示基板，其特征在于，包括:衬底基板和位于衬底基板上的栅线、数据线、放电 线和像素结构，所述像素结构采用上述权利要求1至7任一所述的像素结构。9.一种显示面板，其特征在于，包括:相对设置的对置基板和上述权利要求1至8任一所 述的显示基板。10.—种像素结构的驱动方法，其特征在于，所述像素结构包括:第一薄膜晶体管、第二 薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前行数据线和像素电极，第 二薄膜晶体管连接至上一行栅线、放电线和像素电极；第二薄膜晶体管在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体 管向所述上一行放电线进行放电；第一薄膜晶体管在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜 晶体管对像素电极进行充电。
【文档编号】G02F1/1362GK105974704SQ201610586737
【公开日】2016年9月28日
【申请日】2016年7月22日
【发明人】马俊才
【申请人】京东方科技集团股份有限公司, 合肥京东方光电科技有限公司