具有带状线的封装半导体器件的制作方法
【专利摘要】本发明涉及具有带状线的封装半导体器件。诸如功率QFN器件的封装半导体器件具有(矩形的)带状线，而不是圆形的接合线。每个带状线的近端连接到IC芯片上的焊垫，并且每个带状线的远端形成器件引线。所述芯片和所述带状线被包封在模制化合物中，每个器件引线的一侧被露出。这种器件能不使用引线框架被组装。引线框架的省略和带状线的使用使得能够组装具有增强的散热能力的较小器件。
【专利说明】
具有带状线的封装半导体器件
技术领域
[0001]本发明涉及半导体器件和半导体封装，更特别地，涉及使用带状线(ribbon wire)组装的半导体器件。
【背景技术】
[0002]封装半导体器件、特别是所谓的功率器件具有集成电路(IC)芯片(die)，所述芯片产生热，所述热必须被去除以防止对该器件的损害。常规的功率器件使用引线框架被组装，其中芯片被安装在引线框架标记(flag)上，然后芯片的电极用接合线与引线框架的引线连接。引线然后提供芯片与封装器件外部的信号的电互连。能够在不使用引线框架的情况下封装ID芯片并具有散热质量良好的封装件将是有利的。
【发明内容】
[0003]本发明提供一种封装半导体器件，包括:芯片；多个带状线，其中每个带状线的近端连接到芯片上的焊垫(pad);以及模制化合物(molding compound)，包封所述芯片和所述多个带状线，其中每个带状线的远端的一侧被露出以形成所述器件的引线。
[0004]在一个实施例中，所述芯片的一侧被露出。
[0005]在一个实施例中，所述封装半导体器件进一步包括附接至所述芯片的底侧的导电或绝缘元件，其中所述元件的底侧被露出。
[0006]在一个实施例中，所述元件是热沉(heat sink)。
[0007]在一个实施例中，所述器件不具有引线框架。
[0008]在一个实施例中，所述器件在不使用引线框架的情况下被组装。
[0009]在一个实施例中，所述器件是QFN器件。
[0010]在一个实施例中，所述器件是功率器件。
[0011]在一个实施例中，所述封装半导体器件进一步包括附接至所述芯片的底侧的导电或绝缘元件，其中:所述元件的底侧被露出；所述器件不具有引线框架，并且在不使用引线框架的情况下被组装；以及所述器件是功率QFN器件。
[0012]本发明还提供用于对封装半导体器件进行组装的方法，所述方法包括:(a)使用粘接剂将芯片安装到衬底上；(b)在所述芯片和所述粘接剂之间接合多个带状线，其中:(bl)每个带状线的近端连接到所述芯片上的焊垫；以及(b2)每个带状线的远端连接到所述粘接剂；(C)施加模制化合物来包封所述芯片和所述多个带状线；以及(d)去除载体和所述粘接剂以露出每个带状线的远端的一侧，从而形成所述器件的引线。
[0013]在一个实施例中，不使用引线框架来组装所述器件。
[0014]在一个实施例中，步骤(d)还露出所述芯片的底侧。
[0015]在一个实施例中，所述器件是QFN器件。
[0016]在一个实施例中，所述器件是功率器件。
[0017]在一个实施例中，步骤(a)包括安装具有附接到所述芯片的底侧的导电或绝缘元件的所述芯片；以及步骤(d)还露出所述元件的底侧。
[0018]在一个实施例中，所述器件是功率QFN器件。
[0019]本发明还提供使用以上各种方法组装的封装半导体器件。
【附图说明】
[0020]根据如下的具体描述、所附的权利要求和附图，本发明的其它实施例将变得更加完全地显而易见，在如下的具体描述、所附的权利要求和附图中，相似的附图标记标识类似或同样的元件。
[0021]图1(A)是根据本发明一个实施例的封装半导体器件的截面侧视图；
[0022]图1 (B)是图1㈧的器件的带状线的等距(isometric)图；
[0023]图1 (C)是图1 (A)的器件的底侧的平面图；以及
[0024]图2(A)_2(F)是示出图1 (A)-1 (C)的封装器件的组装方法中的不同阶段的截面侧视图。
【具体实施方式】
[0025]图1㈧是根据本发明一个实施例的封装半导体器件100的截面侧视图。器件100是QFN (方形扁平无引线)器件。在某些实施中，QFN器件100是功率QFN(PQFN)器件。
[0026]如图1(A)所示，器件100具有IC芯片102，所述IC芯片102连接到包括导电或绝缘元件的芯片焊垫104。在一些实施中，芯片焊垫104是导电或绝缘的膏或带。在其它的实施中，芯片焊垫104是热沉(其包括金属块(slug)，如本领域中已知的那样)。连接到芯片102的顶侧上的芯片接合焊垫或电极(未示出)的是多个带状线106。每个带状线106的一端(即，近端)接合到芯片焊垫，而每个带状线106的另一端(即，远端)形成封装器件100的引线108。这样，每个带状线106用作以下两者:(i)在芯片102和相应的器件引线108之间的互连线以及(ii)相应的器件引线108本身。
[0027]在封装半导体器件中使用的常规接合线具有圆形横截面。另一方面，带状线具有矩形横截面，其中带状线的宽度大于其厚度。带状线由诸如金、铝、银、钯、铜及其组合的任何适当的导电材料制成。在一个实施例中，每个带状线106具有大约200微米的宽度以及大约50微米的厚度。一般而言，带状线106能具有从大约25微米到大约2000微米的宽度以及从大约12微米到大约200微米的厚度。这样的带状线为柔性的，并且能使用已知的楔形(wedge)接合技术附接到芯片电极。例如，可从德国Hanau的Heraeus MaterialsTechnology GmbH&C0.得到带状线。
[0028]芯片102、芯片焊垫104和带状线106被包封在适当的模制化合物110内，以使得
(I)芯片焊垫104的底侧和每个带状线引线108的底侧在封装器件100的底侧露出。注意，对于其中省略了芯片焊垫104的封装器件，芯片102的底侧将在封装器件的底侧露出。
[0029]图1 (B)是带状线106的等距图，带状线106在它们的近端连接到芯片102并且在它们的远端形成引线108。尽管器件100在器件100的每一侧具有形成两个相应的引线108的两个带状线106，但是，一般而言，本发明的实施例可在器件的一侧或更多侧具有形成一个或更多个相应引线的一个或更多个带状线，在器件的不同侧带状线和引线的数量相同或不同。
[0030]图1 (C)是封装器件100的底侧的平面图，示出通过模制化合物110露出的带状线引线108和芯片焊垫104的底侧。
[0031]图2 (A)-2 (F)是示出图1(A)-1(C)的封装器件100的组装方法的不同阶段的截面侧视图。所述方法在图2(A)处开始于由玻璃或其它适当材料制成用于在组装处理期间提供支撑的衬底202。
[0032]图2⑶示出将带或膏的形式的适当粘接剂204施加至衬底202的顶侧。
[0033]图2(C)示出将包括芯片102和导电或绝缘元件104的子组件安装到粘接剂204上。注意，对于其中芯片焊垫104被省略的替代性实施例，芯片102被直接安装到粘接剂204 上。
[0034]图2⑶表示带状线106的施加，其中⑴每个带状线106的近端在芯片102的顶部有源侧接合至芯片接合焊垫(未示出)，以及(ii)每个带状线106的远端被按压到粘接剂204上以形成相应的器件引线108。带状线106可使用商业上可得到的线接合设备被连接或附接至芯片接合焊垫。
[0035]图2(E)表示施加模制化合物110以包封芯片102、元件104和带状线106。
[0036]图2 (F)表示去除衬底202和粘接剂204以提供图1㈧-1 (C)的封装器件100。注意，图2(F)与图1 (A)是同样的。在一些实施中，衬底202和粘接剂204使用UV照射被去除。
[0037]由于封装器件100不具有引线框架且不使用引线框架被组装，因此封装器件100的横向尺寸可以小于具有引线框架和/或使用引线框架被组装的可比的封装器件的横向尺寸。此外，由于接合的带状线106与常规接合的圆形接合线相比可以以较低的轮廓(profile)(例如，较短的线长度和较低的环(loop)高度)被配置，因此封装器件100的高度可比具有圆形接合线的可比的封装器件的高度低。而且，由于带状线106的截面面积显著大于常规圆形接合线的截面面积，以及由于带状线106的长度可比常规接合线的长度短，因此封装器件100与常规封装器件相比可具有增强的散热能力。
[0038]除非另外明确声明，否则每个数值和范围应被解释为大致的，如同词“大约”或“大致”在所述值或范围之前。
[0039]进一步将理解的是，在不背离由以下权利要求所包括的本发明实施例的情况下，本领域技术人员可作出对已描述和示出以便解释本发明实施例的部件的细节、材料和布置的各种改变。
[0040]在包括任何权利要求的本说明书中，术语“每个”可用来指多个在前记载的元件或步骤的一个或更多个特定的特性。当与开放的术语“包括”一起使用时，术语“每个”的记载并不排除附加的、未记载的元件和步骤。由此，将理解，装置可具有附加的、未记载的元件并且方法可具有附加的、未记载的步骤，其中，所述附加的、未记载的元件或步骤并不具有所述一个或更多个特定的特性。
[0041]应理解，这里阐述的示例性方法的步骤不一定要求以描述的顺序来执行，并且这样的方法的步骤的顺序应理解为仅仅是示例性的。同样地，附加的步骤可包括在这样的方法中，并且，在与本发明的各种实施例一致的方法中，某些步骤可被省略或组合。
[0042]尽管以下的方法权利要求中的要素，如果有的话，被用相应的标注以特定的序列记载，但是，除非权利要求的记载另外暗示用于实施那些要素中的一些要素或全部要素的特定序列，否则那些要素不一定意在被限定于以该特殊序列来实施。
[0043]这里对“一个实施例”或“实施例”的提及意味着与该实施例相关地描述的特定的特征、结构或特性可被包括在本发明的至少一个实施例中。在说明书中的各种位置中短语“在一个实施例中”的出现不一定都是指同一实施例，单独或替代性的实施例也不是一定与其它实施例相互排除。这同样适用于术语“实施”。
[0044]本申请中权利要求所覆盖的实施例限于以下实施例:⑴根据本说明书能实现的实施例，以及(2)对应于法定主题的实施例。不能实现的实施例和与非法定主题对应的实施例被明确地放弃权利，即使它们落入权利要求的范围内。本说明书中包括的摘要是在它将不用于权利要求解释的理解下而提供的。
【主权项】
1.一种封装半导体器件，包括: 芯片； 多个带状线，其中每个带状线的近端连接到所述芯片的焊垫；以及模制化合物，包封所述芯片和所述多个带状线，其中每个带状线的远端的一侧被露出以形成器件引线。2.权利要求1所述的器件，其中所述芯片的底侧被露出。3.权利要求1所述的器件，进一步包括导热元件，所述芯片的底侧附接于所述导热元件，其中所述元件的底侧被露出。4.权利要求3所述的器件，其中所述元件是热沉。5.权利要求1所述的器件，其中所述器件不具有引线框架。6.权利要求1所述的器件，其中所述器件是功率方形扁平无引线QFN器件。7.权利要求1所述的器件，进一步包括附接至所述芯片的底侧的导电或绝缘元件，其中: 所述元件的底侧被露出； 所述器件不具有引线框架，并且不使用引线框架被组装；以及 所述器件是功率方形扁平无引线QFN器件。8.—种对封装半导体器件进行组装的方法，所述方法包括: 使用粘接剂将芯片安装到衬底上； 在所述芯片和所述粘接剂之间接合多个带状线，其中: 每个带状线的近端连接到所述芯片的接合焊垫；以及 每个带状线的远端连接到所述粘接剂； 施加模制化合物来包封所述芯片和所述多个带状线；以及 去除所述衬底和所述粘接剂以露出每个带状线的远端的一侧，从而形成所述器件的引线。9.权利要求8所述的方法，其中去除所述衬底还露出所述芯片的底侧。10.权利要求8所述的方法，其中: 将所述芯片安装在所述衬底上包括安装具有附接至所述芯片的底侧的导电或绝缘元件的所述芯片；以及 去除所述衬底露出所述元件的底侧。
【文档编号】H01L21/60GK105895606SQ201410858361
【公开日】2016年8月24日
【申请日】2014年12月29日
【发明人】许立强, 贺青春, 刘鹏, 张汉民
【申请人】飞思卡尔半导体公司