高压jfet器件及工艺方法
【专利摘要】本发明公开了一种高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上,N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板；所述N型深阱分为第一N型深阱及第二N型深阱两段，第一N型深阱中包含有JFET的源区，第二N型深阱中包含有JFET的漏区以及P型注入层；第一N型深阱和第二N型深阱相互独立；在第一N型深阱与第二N型深阱之间具有P阱，所述P阱与两个N型深阱均有重叠；在第一N型深阱与第二N型深阱之间同时还具有P型注入层，且此P型注入层位于P阱内的正下方，与第一N型深阱和第二N型深阱也均有重叠。本发明JFET器件能实现夹断电压可调，同时还具备较高的击穿电压。本发明还公开了所述高压JFET器件的工艺方法。
【专利说明】
高压JFET器件及工艺方法
技术领域
[0001]本发明涉及半导体器件，特别是指一种高压JFET器件。本发明还涉及所述高压JFET器件的工艺方法。
【背景技术】
[0002]耐压500V的LDMOS既具有分立器件高压大电流特点，又汲取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化、智能化、低能耗的发展方向。搭载在该平台上的500V JFET作为驱动电路的重要器件，其击穿电压作为衡量500V JFET的关键参数而显得尤为重要。
[0003]常规500V JFET器件结构如图1所示，位于场氧103下的P阱104与其下方的Ptop层105a(或称为P型注入层105a、105b，下同)作为JFET的栅极，源端107b和漏端107a分别由位于场氧103左右两侧的N型重掺杂区构成，体内的P型注入层105b起到提高击穿电压的作用，其击穿电压要求在600V以上。实测其夹断电压仅为40V，因为作为JFET栅极的P阱104全部位于场氧103之下，与有源区下的P阱相比浓度有所下降。
【发明内容】
[0004]本发明所要解决的技术问题在于提供一种高压JFET器件，其夹断电压可调，同时具有较尚的击穿电压。
[0005]本发明还要解决的技术问题在于提供所述高压JFET器件的工艺方法。
[0006]为解决上述问题，本发明所述的高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上，N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板；
[0007]所述N型深阱分为第一 N型深阱及第二 N型深阱两段，第一 N型深阱中包含有JFET的源区，第二N型深阱中包含有JFET的漏区以及P型注入层;第一N型深阱和第二N型深阱相互独立，之间间隔一定距离;在第一N型深阱与第二N型深阱之间具有P阱，所述P阱与第一N型深阱和第二 N型深阱均有重叠;在第一 N型深阱与第二 N型深阱之间同时还具有P型注入层，且此P型注入层位于P阱内的正下方，与第一 N型深阱和第二 N型深阱也均有重叠。
[0008]所述的第一 N型深阱和第二 N型深阱之间间距为2?6μπι。
[0009]为解决上述问题，本发明所述的高压JFET器件的工艺方法，包含的步骤为:
[0010]步骤I，在P型衬底上通过离子注入形成两个独立的第一及第二N型深阱；
[0011]步骤2，有源区光刻打开场氧区域，形成场氧；
[0012]步骤3，光刻定义阱注入区域，离子注入形成P阱；
[0013]步骤4，在场氧下方进行离子注入形成P型注入层；
[0014]步骤5，淀积多晶硅层并刻蚀，在场氧上形成多晶硅场板；
[0015]步骤6，离子注入形成JFET器件的源区及漏区；
[0016]步骤7，淀积层间介质，制作接触孔，淀积金属形成引出。
[0017]所述步骤I中，离子注入形成两个独立的第一及第二N型深阱，之间间距为2?6μπι。
[0018]所述步骤3中，P阱位于第一N型深阱与第二N型深阱之间，两侧均与N型深阱形成重置区。
[0019]所述步骤4中，P型注入层分为两段，其中一段位于N型深阱之间的P阱内正下方，两端分别连接第一 N型深阱与第二 N型深阱；另一段P型注入层位于第二 N型深阱内部。
[0020]本发明所述的高压JFET器件，将N型深阱分为两部分注入，在两N型深阱之间形成P阱及P型注入层，分段的N型深阱可以降低P阱靠源区一侧的N型杂质浓度，从而降低夹断电压，同时可以通过调节两N型深阱的间距来调节夹断电压。P型注入层同样分为两部分，位于第二 N型深阱中的P型注入层能提高器件的击穿电压。本发明所述的高压JFET器件的工艺方法，简单易于实施。
【附图说明】
[0021 ]图1是传统结构的高压JFET器件的结构示意图。
[0022]图2?8是本发明高压JFET器件的工艺步骤示意图。
[0023]图9是本发明工艺步骤流程图。
[0024]附图标记说明
[0025]101 — P型衬底，102—N型深阱，103—场氧，104—P阱，105a、105b—P型注入层(ΡΤ0Ρ层)，106—多晶硅场板，107a—N型重掺杂区(漏区)，107b—N型重掺杂区(源区)，108 一金属。
【具体实施方式】
[0026]本发明所述的高压JFET器件，如图8所示，在P型衬底101中具有N型深阱102，在剖视角度上，N型深阱102之上为场氧103，场氧103两端分别为JFET的源区107b和漏区107a，场氧103之上覆盖多晶硅场板106。
[0027]所述N型深阱102分为第一 N型深阱及第二 N型深阱两段，如图8中所示，左侧的第一N型深阱102中包含有JFET的源区107b，右侧的第二 N型深阱102中包含有JFET的漏区107a以及P型注入层105b;第一 N型深阱和第二 N型深阱相互独立，之间间隔一定距离，一般为2?6μm，该间距的大小可用于调节JFET器件的夹断电压。在第一 N型深阱与第二 N型深阱之间具有P阱104，所述P阱104与第一 N型深阱和第二 N型深阱均有重叠。两个N型深阱之间的间隔区是位于P阱104中偏左侧的位置。在第一 N型深阱与第二 N型深阱之间同时还具有P型注入层105a，且此P型注入层位于P阱内的正下方，与第一N型深阱和第二N型深阱也均有重叠，及P型注入层105a是跨接于第一 N型深阱与第二 N型深阱之间。
[0028]N型深阱在P阱104内部左侧区段的结构同时会提高JFET击穿电压，因为P阱104左侦柯型杂质减少，使P阱104右侧N型杂质耗尽更多，从而提高击穿电压。
[0029]本发明所述的高压JFET器件的工艺方法，包含的步骤为:
[0030]步骤I，如图2所示，在P型衬底101上通过离子注入形成两个独立的第一及第二N型深阱102，图中左侧为第一N型深阱，右侧为第二N型深阱。两者之间间距为2?6μπι。
[0031]步骤2，如图3所示，有源区光刻打开场氧区域，形成场氧103。
[0032]步骤3，如图4所示，光刻定义阱注入区域，离子注入形成P阱104J阱104位于第一N型深阱与第二 N型深阱之间，P阱的左右两侧均与N型深阱102形成重叠区。
[0033]步骤4，如图5所示，在场氧103下方进行离子注入形成P型注入层1051型注入层分为两段，其中左侧一段105a位于N型深阱之间的P阱104内正下方，两端分别连接第一 N型深阱与第二 N型深阱；另一段P型注入层105b位于第二 N型深阱内部。
[0034]步骤5，如图6所不，淀积多晶娃层并刻蚀，在场氧上形成多晶娃场板106。
[0035]步骤6，如图7所示，离子注入形成JFET器件的源区107b及漏区107a。
[0036]步骤7，如图8所示，淀积层间介质，制作接触孔，淀积金属108并刻蚀，形成引出电极，最终器件完成。
[0037]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上，N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板； 其特征在于:所述N型深阱分为第一 N型深阱及第二 N型深阱两段，第一 N型深阱中包含有JFET的源区，第二N型深阱中包含有JFET的漏区以及P型注入层;第一N型深阱和第二N型深阱相互独立，之间间隔一定距离;在第一N型深阱与第二N型深阱之间具有P阱，所述P阱与第一 N型深阱和第二 N型深阱均有重叠，两N型深阱之间的间隔区位于P阱中心偏源区一侧的区域;在第一 N型深阱与第二 N型深阱之间同时还具有P型注入层，且此P型注入层位于P阱内的正下方，与第一 N型深阱和第二 N型深阱也均有重叠。2.如权利要求1所述的高压JFET器件，其特征在于:所述的第一N型深阱和第二 N型深阱之间间距为2?6μπι JFET器件的夹断电压由该间距的大小来调整。3.制造如权利要求1所述的高压JFET器件的工艺方法，其特征在于:包含的步骤为: 步骤I，在P型衬底上通过离子注入形成两个独立的第一及第二N型深阱； 步骤2，有源区光刻打开场氧区域，形成场氧； 步骤3，光刻定义阱注入区域，离子注入形成P阱； 步骤4，在场氧下方进行离子注入形成P型注入层； 步骤5，淀积多晶硅层并刻蚀，在场氧上形成多晶硅场板； 步骤6，离子注入形成JFET器件的源区及漏区； 步骤7，淀积层间介质，制作接触孔，淀积金属形成引出。4.如权利要求3所述的高压JFET器件的工艺方法，其特征在于:所述步骤I中，离子注入形成两个独立的第一及第二N型深阱，之间间距为2?6μπι。5.如权利要求3所述的高压JFET器件的工艺方法，其特征在于:所述步骤3中，Ρ阱位于第一N型深阱与第二N型深阱之间，两侧均与N型深阱形成重叠区。6.如权利要求3所述的高压JFET器件的工艺方法，其特征在于:所述步骤4中，P型注入层分为两段，其中一段位于N型深阱之间的P阱内正下方，两端分别连接第一 N型深阱与第二N型深阱；另一段P型注入层位于第二N型深阱内部。
【文档编号】H01L29/06GK105914238SQ201610268828
【公开日】2016年8月31日
【申请日】2016年4月27日
【发明人】段文婷
【申请人】上海华虹宏力半导体制造有限公司