一种功率半导体器件的制备方法
【专利摘要】本发明涉及半导体制造技术领域，尤其涉及一种功率半导体器件的制备方法，通过在复合硬掩膜的氮化硅去除前先做高温炉管生长牺牲氧化层的步骤，以在沟槽的底部和侧壁生长出牺牲氧化层作为保护，从而在保护初氧的同时，避免了氮化硅去除时对沟槽造成磷污染的问题，进而提升了器件的性能。
【专利说明】
一种功率半导体器件的制备方法
技术领域
[0001]本发明涉及半导体制造技术领域，尤其涉及一种功率半导体器件的制备方法。
【背景技术】
[0002]功率分离器件通常包括元胞区和终端区，其中，终端区的作用为承受高电压以达到耐压目的。终端区有很多种做法，但晶片第一次氧化所生长的二氧化硅(简称初氧)通常都会作为终端区的一部分，这层氧化层的最终厚度也会影响到器件的耐压水平，所以在制作工艺中需要尽量避免对该初氧层造成损伤，以避免对器件最终耐压性能(特别是高压(600V以上)器件)造成影响。
[0003]在沟槽功率分离器件制作工艺中，我们需要制作深的沟槽来降低导通电阻或者饱和压降，通常电压越高越需要深沟槽来降低厚外延或衬底带来的导通电阻/饱和压降(例如:1200V沟槽器件的沟槽深度通常是5微米，而75V沟槽器件的沟槽深度通常是1.5微米)。一般光阻已经不能阻挡深沟槽刻蚀时对光阻造成的损伤，业界通用做法是沉积一层厚度3000-6000埃的二氧化硅层作为硬掩膜来代替光阻，好处是可以承受住深沟槽刻蚀所带来的损伤，缺点是硬掩膜本身也是氧化层，在去除时会对初氧造成伤害，通常在0.1微米左右；且由于工艺水平限制难以准确控制，常会发生严重损伤导致器件耐压降低而报废;这些都是本领域技术人员所不期望见到的。
【发明内容】
[0004]针对上述存在的问题，本发明公开了一种功率半导体器件的制备方法，包括如下步骤:
[0005]提供一形成有沟槽的半导体结构，所述半导体结构包括硅衬底、位于部分所述硅衬底之上的初氧层以及覆盖所述初氧层和所述硅衬底裸露的上表面的复合硬掩膜，且所述复合硬掩膜按照从下至上的顺序依次包括第一氧化硅层、氮化硅层和第二氧化硅层；
[0006]将所述第二氧化硅层移除后，于所述沟槽的底部及其侧壁形成保护层；
[0007]采用磷酸去除所述氮化硅层；
[0008]继续去除所述保护层和所述第一氧化硅层。
[0009]上述的功率半导体器件的制备方法，其中，形成所述半导体结构的步骤包括:
[0010]提供一所述硅衬底，于部分所述硅衬底的上表面形成所述初氧层；
[0011]于所述硅衬底之上按照从下至上的顺序依次形成所述第一氧化硅层、所述氮化硅层和所述第二氧化硅层，其中，所述第一氧化硅层仅覆盖裸露的所述硅衬底的上表面；
[0012]避开所述初氧层按照从上至下的顺序依次刻蚀所述复合硬掩膜至所述硅衬底中以形成所述沟槽。
[0013]上述的功率半导体器件的制备方法，其中，所述于所述沟槽的底部及其侧壁形成保护层的步骤包括:
[0014]对所述半导体结构的表面进行氧化工艺，以形成覆盖所述氮化硅层的上表面的第一牺牲氧化层和覆盖所述沟槽的底部及其侧壁的第二牺牲氧化层，且所述第二牺牲氧化层的厚度大于所述第一牺牲氧化层的厚度；
[0015]去除所述第一牺牲氧化层和部分所述第二牺牲氧化层，剩余的所述第二牺牲氧化层形成所述保护层。
[0016]上述的功率半导体器件的制备方法，其中，在高温炉管中对所述半导体结构的表面进行所述氧化工艺。
[0017]上述的功率半导体器件的制备方法，其中，采用氢氟酸(HF)去除所述第一牺牲氧化层和部分所述第二牺牲氧化层。
[0018]上述的功率半导体器件的制备方法，其中，所述第一牺牲氧化层的厚度小于100埃。
[0019]上述的功率半导体器件的制备方法，其中，所述第二牺牲氧化层的厚度为500-1500埃。
[0020]上述的功率半导体器件的制备方法，其中，所述初氧层的厚度为3000-15000埃。
[0021]上述的功率半导体器件的制备方法，其中，所述氮化硅层的厚度为100-1000埃。
[0022]上述的功率半导体器件的制备方法，其中，采用干法刻蚀工艺去除所述保护层和所述第一氧化硅层。
[0023]上述发明具有如下优点或者有益效果:
[0024]本发明公开了一种功率半导体器件的制备方法，通过在复合硬掩膜的氮化硅去除前先进行高温炉管生长牺牲氧化层的步骤，以在沟槽的底部和侧壁生长出牺牲氧化层作为保护，从而在保护初氧的同时，避免了氮化硅去除时对沟槽造成磷污染的问题，进而提升了器件的性能。
【附图说明】
[0025]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0026]图1是本发明实施例中制备功率半导体器件的方法流程图；
[0027]图2?10是本发明实施例中制备功率半导体器件的方法的流程结构示意图。
【具体实施方式】
[0028]为了解决二氧化硅硬掩膜对初氧造成的损伤，业界采用另一种复合硬掩膜来代替单一氧化硅硬掩膜，该方法是先沉积一层氮化硅层，再在上面沉积二氧化硅层，在去除时由于氮化硅保护，不会对初氧造成损伤，但在氮化硅去除时需要用到磷酸，磷酸会残留在沟槽底部和侧面难以全部去除，在之后的高温工艺中，磷会作为杂质扩散进硅材料中，严重影响器件的电性能。
[0029]针对上述问题，本实施例提供了一种功率半导体器件的制备方法如图1所示，该方法具体包括如下步骤:
[0030]步骤S1:提供一硅衬底I，如图2所示的结构，该硅衬底I的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。
[0031]步骤S2:于部分硅衬底I的上表面形成初氧层2，初氧层2实际上就是硅衬底I第一次氧化所生长的二氧化硅，通常都会作为终端区的一部分，这层氧化层的最终厚度也会影响到器件的耐压水平，所以在后续的制作工艺中需要尽量避免对该初氧层2造成损伤，以避免对器件最终耐压性能造成影响。由于于部分硅衬底I的上表面形成初氧层2的工艺为本领域技术人员所熟知，在此便不予赘述，如图3所示的结构。
[0032]在本发明一个优选的实施例中，初氧层的厚度为3000-15000埃(例如3000埃、5000埃、9000埃或者15000埃等)。
[0033]步骤S3:于硅衬底I之上按照从下至上的顺序依次形成第一氧化硅层31、氮化硅层32和第二氧化硅层33，第一氧化硅层31、氮化硅层32和第二氧化硅层33形成复合硬掩膜3，且复合硬掩膜3覆盖初氧层2的上表面和硅衬底I暴露的上表面，其中，第一氧化硅层31作为缓冲层仅覆盖裸露的硅衬底I的上表面；由于于硅衬底I上形成复合硬掩膜3的工艺并非本发明改进的重点，为了减少重复，在此便不予以赘述，如图4所示的结构。
[0034]在本发明一个优选的实施例中，氮化硅层的厚度为100-1000埃(例如100埃、500埃、550埃或者1000埃等)。
[0035]步骤S4:避开初氧层2按照从上至下的顺序依次刻蚀第二氧化硅层33、氮化硅层32、第一氧化硅层31至硅衬底I中以形成沟槽4，如图5所示的结构。
[0036]步骤S5:将第二氧化硅层33移除后，于沟槽4的底部及其侧壁形成保护层52，如图8所示的结构。
[0037]在本发明一个优选的实施例中，上述步骤S5具体包括:
[0038]步骤S51:移除第二氧化硅层33，如图6所示的结构。
[0039]步骤S52:在高温炉管中对半导体结构的表面进行氧化工艺(在原工艺中也有此步，但是在原工艺中该步骤是在氮化硅移除之后进行)，以形成覆盖氮化硅层32的上表面的第一牺牲氧化层51和覆盖沟槽4的底部及其侧壁的第二牺牲氧化层52，且第二牺牲氧化层52的厚度远大于第一牺牲氧化层51的厚度，这是由于氮化硅的氧化系数不同于硅，以第二牺牲氧化层52为500-1500埃(例如500埃、800埃、1000埃或1500埃等)为例，第一牺牲氧化层51的厚度小于100埃;如图7所示的结构。
[0040]步骤S53:去除第一牺牲氧化层51和部分第二牺牲氧化层52，剩余的第二牺牲氧化层52形成保护层52，如图8所示的结构。
[0041]在本发明一个优选的实施例中，采用氢氟酸去除第一牺牲氧化层51和部分第二牺牲氧化层52;由于第二牺牲氧化层52的厚度远大于第一牺牲氧化层51的厚度，因此在完全去除第一牺牲氧化层51之后，沟槽4的底部及其侧壁仍会保留一定厚度的第二牺牲氧化层52作为保护层52。
[0042]步骤S6:采用磷酸去除氮化硅层32，由于沟槽4的底部和侧壁已经有保护层52(第二牺牲氧化层52)保护，且磷酸不腐蚀二氧化硅，因此不会发生沟槽被磷污染的问题，从而达到了保护初氧的同时避免磷污染的问题，如图9所示的结构。
[0043]步骤S7:继续去除保护层52和第一氧化硅层31，如图10所示的结构。
[0044]在本发明一个优选的实施例中，采用干法刻蚀工艺去除保护层52和第一氧化硅层31ο
[0045]综上，本发明公开了一种功率半导体器件的制备方法，通过在复合硬掩膜的氮化硅层去除前先做高温炉管生长牺牲氧化层的步骤以在沟槽底部和侧面会生长出二氧化硅层作为保护层，在后续采用磷酸氮化硅去除工艺步骤中，由于磷酸不腐蚀二氧化硅，沟槽底部和侧面的氧化层仍保留，从而在保护初氧的同时，避免了氮化硅去除时对沟槽造成磷污染的问题。
[0046]本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
[0047]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种功率半导体器件的制备方法，其特征在于，包括如下步骤: 提供一形成有沟槽的半导体结构，所述半导体结构包括硅衬底、位于部分所述硅衬底之上的初氧层以及覆盖所述初氧层和所述硅衬底裸露的上表面的复合硬掩膜，且所述复合硬掩膜按照从下至上的顺序依次包括第一氧化硅层、氮化硅层和第二氧化硅层； 将所述第二氧化硅层移除后，于所述沟槽的底部及其侧壁形成保护层； 采用磷酸去除所述氮化硅层； 继续去除所述保护层和所述第一氧化硅层。2.如权利要求1所述的功率半导体器件的制备方法，其特征在于，形成所述半导体结构的步骤包括: 提供一所述硅衬底，于部分所述硅衬底的上表面形成所述初氧层； 于所述硅衬底之上按照从下至上的顺序依次形成所述第一氧化硅层、所述氮化硅层和所述第二氧化硅层，其中，所述第一氧化硅层仅覆盖裸露的所述硅衬底的上表面； 避开所述初氧层按照从上至下的顺序依次刻蚀所述复合硬掩膜至所述硅衬底中以形成所述沟槽。3.如权利要求1所述的功率半导体器件的制备方法，其特征在于，所述于所述沟槽的底部及其侧壁形成保护层的步骤包括: 对所述半导体结构的表面进行氧化工艺，以形成覆盖所述氮化硅层的上表面的第一牺牲氧化层和覆盖所述沟槽的底部及其侧壁的第二牺牲氧化层，且所述第二牺牲氧化层的厚度大于所述第一牺牲氧化层的厚度； 去除所述第一牺牲氧化层和部分所述第二牺牲氧化层，剩余的所述第二牺牲氧化层形成所述保护层。4.如权利要求3所述的功率半导体器件的制备方法，其特征在于，在高温炉管中对所述半导体结构的表面进行所述氧化工艺。5.如权利要求3所述的功率半导体器件的制备方法，其特征在于，采用氢氟酸去除所述第一牺牲氧化层和部分所述第二牺牲氧化层。6.如权利要求3所述的功率半导体器件的制备方法，其特征在于，所述第一牺牲氧化层的厚度小于100埃。7.如权利要求3所述的功率半导体器件的制备方法，其特征在于，所述第二牺牲氧化层的厚度为500-1500埃。8.如权利要求1所述的功率半导体器件的制备方法，其特征在于，所述初氧层的厚度为3000-15000埃。9.如权利要求1所述的功率半导体器件的制备方法，其特征在于，所述氮化硅层的厚度为 100-1000埃。10.如权利要求1所述的功率半导体器件的制备方法，其特征在于，采用干法刻蚀工艺去除所述保护层和所述第一氧化硅层。
【文档编号】H01L21/033GK106057656SQ201610405590
【公开日】2016年10月26日
【申请日】2016年6月6日
【发明人】万力, 冷静, 可瑞思
【申请人】中航（重庆）微电子有限公司