专利名称：一种静电破坏保护电路的制作方法
技术领域：
本发明涉及静电破坏保护电路，尤其是集成电路芯片的静电破坏保护电路，具体
地，涉及在高频噪声波动环境下工作的静电破坏保护电路。
背景技术：
在CMOS集成电路的可靠性设计中， 一个重要的环节就是静电破坏(ESD， e 1 ectrostatic discharge)保护电路的设计问题，有统计表明，集成电路失效的原因中有 1/3以上是由于ESD造成的。然而ESD现象存在于集成电路的生产、封装、运输和使用整个 过程中，因此一个提高集成电路可靠性的有效方法就是在芯片内部或/和外部根据不同的 需要加入适当的ESD保护电路。 对于集成电路，静电放电通常用三种物理模型描述，分别是人体模型(HBM， human body model),机器模型(匪，machine model)和充电器件模型(CDM， charged-device model)，各自代表现实世界中的不同类型静电放电。10的ESD防护电路和POWER间的ESD 防护电路(power clamp)共同构成了整个集成电路芯片的ESD防护。 在有关10的ESD防护电路现有技术中，GGM0S(gate groundedNMOS， 栅极接地的NM0S管)是 一 种使用最普遍的ESD保护电路，NMOS(N-channel Metal-Oxide-Semiconductor,N沟道金属氧化物场效应管)在这里作为ESD电流的泄放通 路；在两级GGM0S之间，通常设置一个电阻以增强ESD保护电路的阻抗，并就近保护集成电 路芯片的内部线路。
发明内容
针对现有技术中的缺陷，本发明要解决的技术问题是提供一种静电破坏保护电 路，它能够有效的提高静电破坏保护电路对输入信号中带有的高频噪声的屏蔽能力，并抑 制受到高频静电破坏时的放电电流。 根据本发明的一个方面，提供一种静电破坏保护电路，所述静电破坏保护电路包 括一个输入端和一个输出端、若干级静电电流防护架构以及噪声屏蔽电路。所述若干级静 电电流防护架构用于防护集成电路芯片内部线路的栅极，增强电路对静电破坏电流的防护 能力。所述噪声屏蔽电路与所述输入端及输出端相连，用于抑制在受到静电破坏时的放电 电流，并屏蔽输入信号中带有的噪声。所述噪声屏蔽电路包括感性装置，所述感性装置连接 到所述静电电流防护架构之间，用以提高噪声屏蔽电路对输入信号中带有的高频噪声的屏 蔽能力，并抑制当受到高频静电破坏时的放电电流，提高所述静电破坏保护电路在受到高 频静电破坏时的保护能力。 本发明通过在传统的静电破坏保护电路的噪声屏蔽电路中加入感性装置，使得静 电破坏保护电路在输入信号带有高频噪声时，噪声屏蔽电路具有较高的阻抗，提高了静电 破坏保护电路屏蔽高频噪声的能力；而且当输入信号或输出信号是低频时，感性装置基本 不影响噪声屏蔽电路的输入输出阻抗，使得输入信号或输出信号不受静电破坏保护电路的2/9页影响。 根据本发明的一个方面，提供一种静电破坏保护电路，所述静电破坏保护电路的 噪声屏蔽电路的感性装置包括一个电感。 根据本发明的另一个方面，还提供一种静电破坏保护电路，所述静电破坏保护电 路的噪声屏蔽的电路感性装置包括相互串联的一个电阻和一个电感。 根据本发明的又一个方面，提供一种静电破坏保护电路，所述静电破坏保护电路 包括一级静电电流防护架构。 根据本发明的又一个方面，还提供一种静电破坏保护电路，所述静电破坏保护电 路包括两级及两级以上的静电电流防护架构。 根据本发明的又一个方面，还提供一种静电破坏保护电路，所述静电破坏保护电 路的若干级静电电流防护架构设置在所述噪声屏蔽电路的一侧。 根据本发明的又一个方面，还提供一种静电破坏保护电路，所述静电破坏保护电 路的若干级静电电流防护架构设置在所述噪声屏蔽电路的两侧。 根据本发明的又一个方面，还提供一种静电破坏保护电路，所述静电破坏保护电 路的噪声屏蔽电路包括不大于静电电流防护架构级数的感性装置，每个感性装置跨接在两 级所述静电电流防护架构之间。 根据本发明的又一个方面，还提供一种静电破坏保护电路，所述静电破坏保护电 路的静电电流防护架构包括两个二极管。 根据本发明的又一个方面，还提供一种静电破坏保护电路，所述静电破坏保护电 路的静电电流防护架构包括一个P型晶体管和一个N型晶体管。 根据本发明的另一个方面，还提供一种在改进的静电破坏保护电路中用于抑制受 到高频静电破坏时的放电电流，在不影响提高静电破坏保护电路中低频段的阻抗的情况下 提高噪声屏蔽电路对输入信号中带有的高频噪声的屏蔽能力的控制方法，其中所述静电破 坏保护电路包括若干级静电电流防护架构以及噪声屏蔽电路，其中所述控制方法包括如下 步骤 步骤a.所述静电电流防护架构泄放静电破坏电流；
步骤b.所述噪声屏蔽电路抑制静电破坏电流； 所述噪声屏蔽电路加强对传输的静电破坏电流中带有的高频噪声进行抑制。
根据本发明的另一个方面，所述控制方法先执行步骤b，再执行步骤a。
根据本发明的另 一个方面，所述控制方法可以多次组合执行。 根据本发明的又一个方面，还提供一种集成电路，包括电源引脚、内部电路，所述 集成电路还包括上述本发明提供的任意一项所述的静电破坏保护电路。
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、 目的和优点将会变得更明显 图1示出了根据现有技术的，静电破坏保护电路的电路原理图； 图2示出了本发明所提供的静电破坏保护电路第一优选实施例的电路原理图； 图3示出了上述图2所示本发明第一实施例的第一变化例的，所述静电破坏保护电路的电路原理图； 图4示出了上述图2所示本发明第一实施例的第二变化例的，所述静电破坏保护 电路的电路原理图； 图5示出了上述图2所示本发明第一实施例的第三变化例的，所述静电破坏保护 电路的电路原理图； 图6示出了上述图2所示本发明第一实施例的第四变化例的，所述静电破坏保护 电路的电路原理图； 图7示出了本发明所提供的静电破坏保护电路的第二实施例的电路原理图；
图8示出了上述图7所示本发明第二实施例的第一变化例的，所述静电破坏保护 电路的电路原理图；以及 图9示出了本发明所提供的静电破坏防护电路第三实施例的电路原理图。
具体实施例方式
图1示出了根据现有技术的，静电破坏保护电路的电路原理图。参考图l，静电破 坏保护电路包括一个输入端1和一个输出端2、若干级静电电流防护架构4以及噪声屏蔽 电路3。具体地，所述静电破坏保护电路包括两级静电电流防护架构4，所述噪声屏蔽电路 3包括一个电阻，图1所示的静电破坏保护电路的具体连接方式在下文中具体描述，在此不 予赘述。本领域技术人员理解，图l所示静电破坏保护电路可以就近保护集成电路芯片内 部线路，增强了 C匿充电模式放电的保护能力。通常所述噪声屏蔽电路3的电阻越大，静电 破坏保护电路的静电破坏的防护功能越好，但是电路的输入或输出阻抗会变大。
图2示出了本发明所提供的静电破坏保护电路第一优选实施例的电路原理图。参 考图2，所示静电破坏保护电路包括一个输入端1和一个输出端2以及若干级静电电流防护 架构4。所述静电电流防护架构4用于防护集成电路芯片内部线路，增强电路对静电破坏 电流的防护能力，具体地，在本实施例中，所述静电破坏保护电路包括两级静电电流防护架 构4，每级静电电流防护架构4由两个二极管组成。所述噪声屏蔽电路3的两端与所述输 入端1及输出端2相连，用于屏蔽输入信号中带有的噪声，具体地，在本实施例中，所述噪声 屏蔽电路3的两端还与所述两级静电电流防护架构4的两个二极管之间相连接。所述噪声 屏蔽电路3包括一个感性装置，所述感性装置连接到所述静电电流防护架构4之间，即所述 感性装置跨接在所述两级静电电流防护架构4之间，用于抑制受到高频静电破坏时的放电 电流，提高噪声屏蔽电路3对输入信号中带有的高频噪声的屏蔽能力，具体地，在本实施例 中，所述噪声屏蔽电路3的感性装置包括一个电感。 本领域技术人员理解，图2示出了一种在常用的静电破坏保护电路的基础上改进 后的提高高频噪声屏蔽能力的静电破坏保护电路。具体地，在本实施例中，所述静电破坏保 护电路的输入端l用于输入信号；所述输出端2与集成电路芯片的输入端相连接，用于输出 信号。所述两级静电电流防护架构4跨接在电源VDD与地GND(或电源VSS)之间，用于泄 放静电电流，所述每级静电电流防护架构4由两个二极管组成。所述噪声屏蔽电路3包括 一个感性装置，所述感性装置由一个电感组成，所述电感的一端连接到第一级所述静电电 流防护架构4的两个二极管之间，并与所述输入端1连接；所述电感的另一端连接到第二级 所述静电电流防护架构4的两个二极管之间，并与所述输出端2连 ，即所述噪声屏蔽电路3可以通过所述输出端2连接集成电路芯片的输入端。 本领域技术人员理解，所述静电破坏保护电路应用了本发明提供的增强高频噪声 屏蔽能力的静电破坏保护电路，即在所述静电破坏保护电路的噪声屏蔽电路3加入了所述 感性装置，使得所述噪声屏蔽电路3的电感值增大而电阻值基本不变。故当所述静电破坏 保护电路输入端1的输入或者输出的信号是低频时，所述感性装置基本不影响输入信号， 输入信号可以自由通过所述噪声屏蔽电路3向所述输出端2输出信号；而当输入信号有高 频噪声时，由于噪声屏蔽电路3的电感值增大，相当于增强了所述静电破坏保护电路在高 频段的阻抗值，使得所述静电破坏保护电路对输入信号中带有的高频噪声具有较高的屏蔽 能力。输入信号通过所述噪声屏蔽电路3后，高频部分的噪声被所述噪声屏蔽电路3屏蔽 之后，低频的输入信号仍可以通过所述噪声屏蔽电路3向所述输出端2继续传输。
图3示出了上述图2所示本发明第一实施例的第一变化例的，所述静电破坏保护 电路的电路原理图。参考图2和图3，具体地，在本变化例中，与图2所示第一实施例不同的 是，将所述静电破坏保护电路的噪声屏蔽电路3的感性装置设计为由一个电阻及一个电感 串联组成，本领域技术人员理解，即同时提高了所述噪声屏蔽电路3的电阻值和电感值。当 输入信号从所述静电破坏保护电路的输入端1输入时，在通过所述噪声屏蔽电路3后，不仅 能够实现与本发明第一实施例所提供的静电破坏保护电路相同的高频噪声的屏蔽功能，而 且能够在低频输入信号过高或者输入信号带有低频噪声时，限制输入信号及低频噪声，优 化对集成电路芯片的保护功能。所述静电破坏保护电路其他部分的连接方式与图2所示本 发明第一实施例相同，可以参照上述实施例来进行，这并不影响本发明的实质内容，在此不 予赘述。 图4示出了上述图2所示本发明第一实施例的第二变化例的，所述静电破坏保护 电路的电路原理图。参考图2和图4，具体地，在本变化例中，与图2所示第一实施例不同的 是，所述静电破坏保护电路仅包括一级静电电流防护架构4。所述感性装置连接到所述静电 电流防护架构4之间，本领域技术人员理解，即优选地，所述静电电流防护架构4设置在所 述噪声屏蔽电路3与所述静电破坏保护电路的输出端2之间；次优地，所述静电电流防护架 构4设置在所述噪声屏蔽电路3与所述静电破坏保护电路的输入端1之间。所述静电破坏 保护电路其他部分的连接方式与图2所示本发明第一实施例相同，可以参照上述实施例来 进行，这并不影响本发明的实质内容，在此不予赘述。 图5示出了上述图2所示本发明第一实施例的第三变化例的，所述静电破坏保护 电路的电路原理图。参考图2和图5，具体地，在本变化例中，与图2所示第一实施例不同的 是，所述每级静电电流防护架构4由两个晶体管组成。优选地，所述每级静电电流防护架构 4由一个N型晶体管和一个P型晶体管串联组成。具体地，参考图5，所述靠近输入端1的 一级静电电流防护架构4的所述P型晶体管的栅极和漏极连接所述电源VDD，所述P型晶 体管的源极连接所述输入端1 ;相应地，所述N型晶体管的栅极和源极连接地GND(或电源 VSS)，所述N型晶体管的漏极连接所述输入端1。所述靠近输出端2的一级静电电流防护架 构4参照上述的靠近输入端1的一级静电电流防护架构4进行连接，具体地，所述P型晶体 管的栅极和漏极连接所述电源VDD，所述P型晶体管的源极连接所述输出端2 ;相应地，所述 N型晶体管的栅极和源极连接地GND (或电源VSS)，所述N型晶体管的漏极连接所述输出端 2。本领域技术人员理解，当所述静电电流防护架构4采用图5所示连接方法进行连接时，相对于由两个二极管组成的静电电流防护架构4，图5所示的所述静电电流防护架构4的反 向电流击穿性能较好。所述静电破坏保护电路其他部分的连接方式与图2所示本发明第一 实施例相同，可以参照上述实施例来进行，这并不影响本发明的实质内容，在此不予赘述。
图6示出了上述图2所示本发明第一实施例的第四变化例的，所述静电破坏保护 电路的电路原理图。参考图2和图6，具体地，在本变化例中，与图2所示第一实施例不同的 是，所述每级静电电流防护架构4由两个电阻及两个晶体管组成。优选地，所述每级静电电 流防护架构4由一个N型晶体管和一个P型晶体管串联组成，所述P型晶体管的栅极通过 一个所述电阻连接电源VDD，所述N型晶体管的栅极通过另一个所述电阻连接地GND (或电 源VSS)。具体地，参考图6，所述靠近输入端1的一级静电电流防护架构4的所述P型晶体 管的栅极连接一个所述电阻，所述电阻再连接所述电源VDD，所述P型晶体管的漏极连接所 述电源VDD，所述P型晶体管的源极连接所述输入端1 ;相应地，所述N型晶体管的栅极连接 另一个所述电阻，该另一个电阻再连接地GND(或电源VSS)，所述N型晶体管的源极连接地 GND(或电源VSS)，所述N型晶体管的漏极连接所述输入端1。所述靠近输出端2的一级静 电电流防护架构4参照上述的靠近输入端1的一级静电电流防护架构4进行连接，具体地， 所述P型晶体管的栅极连接一个所述电阻，所述电阻再连接所述电源VDD，所述P型晶体管 的漏极连接所述电源VDD，所述P型晶体管的源极连接所述输出端2 ;相应地，所述N型晶体 管的栅极连接另一个所述电阻，该另一个电阻再连接地GND(或电源VSS)，所述N型晶体管 的源极连接地GND (或电源VSS)，所述N型晶体管的漏极连接所述输出端2。本领域技术人 员理解，当所述静电电流防护架构4采用图6所示连接方法进行连接时，相对于由两个二极 管组成的静电电流防护架构4，图6所示的所述静电电流防护架构4的反向电流击穿性能较 好。所述静电破坏保护电路其他部分的连接方式与图2所示本发明第一实施例相同，可以 参照上述实施例来进行，在此不予赘述。 图7示出了本发明所提供的静电破坏防护装置第二实施例的电路原理图。参考图 7，所示静电破坏保护电路包括一个输入端1、一个输出端2、噪声屏蔽电路3以及若干级静 电电流防护架构4。其中，所述静电电流防护架构4用于防护集成电路芯片内部线路，增强 电路对静电破坏电流的防护能力，在本实施例中，所述静电破坏保护电路包括三级静电电 流防护架构4，具体地，所述第一、第三级静电电流防护架构4由两个二极管组成，所述第二 级静电电流防护架构4由两个电阻及两个晶体管组成。所述噪声屏蔽电路3的两端与所述 输入端1及输出端2相连，用于屏蔽输入信号中带有的噪声；具体地，在本实施例中，所述噪 声屏蔽电路3的靠近所述输入端1的一端还与所述输入端1与所述噪声屏蔽电路3之间的 第一级静电电流防护架构4的两个二极管之间、第二级静电电流防护架构4的P型晶体管 的源极、以及第二级静电电流防护架构4的N型晶体管的漏极相连接；相应地，所述噪声屏 蔽电路3的靠近所述输出端2的一端还与所述输出端2与所述噪声屏蔽电路3之间的静电 电流防护架构4，即最后一级静电电流防护架构4的两个二极管之间相连接。所述噪声屏蔽 电路3包括一个感性装置，所述感性装置连接到所述静电电流防护架构4之间，即所述感性 装置跨接在所述最靠近输出端2的两级静电电流防护架构4之间，提高噪声屏蔽电路3对 输入信号中带有的高频噪声的屏蔽能力，具体地，在本实施例中，所述噪声屏蔽电路3包括 一个电感。 进一步地，本领域技术人员理解，本实施例中提供的静电破坏保护电路的每级静电电流防护架构4都可以参照图5所示本发明第一实施例的第三变化例或图6所示本发明 第一实施例的第四变化例所示的由晶体管组成的静电电流防护架构4来进行连接，即每级 静电电流防护架构4都可以包括两个晶体管，在此不予赘述。 本领域技术人员理解，图7示出了一种在常用的静电破坏保护电路的基础上改进 后的提高高频噪声屏蔽能力的静电破坏保护电路。具体地，在本实施例中，所述静电破坏保 护电路的输入端1用于输入信号，所述输出端2与集成电路芯片的输入端相连接，用于输出 信号。所述两级静电电流防护架构4跨接在电源VDD与地GND(或电源VSS)之间，用于泄 放静电电流，所述每级静电电流防护架构4由两个二极管组成，也可以参照图5所示本发明 第一实施例的第三变化例或图6所示本发明第一实施例的第四变化例所示的由晶体管组 成的静电电流防护架构4来进行连接。所述噪声屏蔽电路3包括一个感性装置，所述感性 装置由一个电感组成，所述电感的一端与所述输入端1连接，所述电感的另一端与所述输 出端2连接，即所述噪声屏蔽电路3可以通过所述输出端2连接集成电路芯片的输入端。
本领域技术人员理解，本实施例也可以在所述静电屏蔽电路与输入端1之间设置 一级静电电流防护架构4，而在所述静电屏蔽电路与输出端2之间设置两级静电电流防护 架构4。具体地，所述静电屏蔽电路的所述感性装置由一个电感组成，所述电感靠近所述输 入端1的一端连接到第一级的静电电流防护架构4的两个二极管之间，并与所述输入端1 连接；所述电感的另一端连接到与第二级静电电流防护架构4的两个二极管之间、第三级 静电电流防护架构4的P型晶体管的源极、以及第三级静电电流防护架构4的N型晶体管 的漏极相连接，再通过连接所述静电破坏保护电路的输出端2来连接集成电路芯片的输入 端1 。所述静电破坏保护电路其他部分的连接方式与图7所示本发明第二实施例相同，可以 参照上述实施例来进行，在此不予赘述。 图8示出了上述图7所示本发明第二实施例的第一变化例的，所述静电破坏保护 电路的电路原理图。参考图7和图8，在本变化例中，与图7所示第二实施例不同的是，所述 静电破坏保护电路包括四级静电电流防护架构4。具体地，在所述电流屏蔽电路仍然由感性 装置组成的情况下，所述每级静电电流防护架构采用由二级管或者晶体管组成，其具体设 置方式可以参照本发明第一实施例及其变化例。优选地，在本变化例中，所述感性装置由一 个电感组成，具体地，所述电感的一端与第一级静电电流防护架构4的两个二极管之间、第 二级静电电流防护架构4的P型晶体管的源极、第二级静电电流防护架构4的N型晶体管 的漏极、以及所述输入端1相连接；相应地，所述电感的另一端与第三级静电电流防护架构 4的两个二极管之间、第四级静电电流防护架构4的P型晶体管的源极、第四级静电电流防 护架构4的N型晶体管的漏极、以及所述输出端2相连接，即所述噪声屏蔽电路3可以通过 所述输出端2连接集成电路芯片的输入端。所述静电破坏保护电路其他部分的连接方式可 以参照上述第二实施例来进行，这并不影响本发明的实质内容，在此不予赘述。
进一步地，本发明提供的静电破坏防护装置的所述静电屏蔽电路的两侧都可以各 自连接若干级的静电电流防护架构4。优选地，所述静电屏蔽电路的一侧连接两级静电电流 防护架构4 ;次优地，所述静电屏蔽电路的一侧连接大于两级静电电流防护架构4。当所述 静电屏蔽电路的一侧连接两级静电电流防护架构4时，优选地，一级静电电流防护架构4由 两个二极管组成，另一级静电电流防护架构4由两个晶体管组成，其具体设置方式可以参 照上述第一实施例及其变化例来进行，在此不予赘述。次优地，所述每级静电电流防护架构4的可以任意选择由两个二极管或由两个晶体管组成。本领域技术人员理解，所述由二极管 组成的所述静电电流防护架构4的正向电流能力较好，反向电流击穿性能较差，而由晶体 管组成的所述静电电流防护架构4的反向电流击穿性能较好，故当所述静电屏蔽电路的一 侧连接两级分别由二极管和晶体管组成的静电电流防护架构4时，本发明提供的静电破坏 保护电路的静电防护性能有明显地提高。所述静电破坏保护电路其他部分的连接方式可以 参照上述第二实施例的第一变化例来进行，这并不影响本发明的实质内容，在此不予赘述。
图9示出了本发明所提供的静电破坏防护电路的第三实施例的电路原理图。参考 图9，所示静电破坏保护电路包括一个输入端1、一个输出端2、噪声屏蔽电路3以及若干级 静电电流防护架构4。所述静电电流防护架构4用于防护集成电路芯片内部线路，增强电路 对静电破坏电流的防护能力，具体地，在本实施例中，所述静电破坏保护电路包括三级静电 电流防护架构4，每级静电电流防护架构4由两个二极管组成。所述噪声屏蔽电路3的两 端与所述输入端l及输出端2相连，用于屏蔽输入信号中带有的噪声。所述噪声屏蔽电路 3包括两个感性装置，所述感性装置连接到所述静电电流防护架构4之间，即每个所述感性 装置跨接在两级所述级静电电流防护架构4之间，提高噪声屏蔽电路3对输入信号中带有 的高频噪声的屏蔽能力，具体地，在本实施例中，所述噪声屏蔽电路3的每个感性装置包括 一个电感，所述每个感性装置的两端分别与相邻两级静电电流防护架构4的两个二极管之 间相连接，即所述靠近输入端1的一个电感的两端分别与第一级与第二级静电电流防护架 构4的两个二极管之间相连接，所述靠近输出端2的一个电感的两端分别与第二级与第三 级静电电流防护架构4的两个二极管之间相连接。 本领域技术人员理解，图9给出了一种在常用的静电破坏保护电路的基础上改进 后的提高高频噪声屏蔽能力的静电破坏保护电路。具体地，在本实施例中，所述静电破坏保 护电路的输入端1用于输入信号，所述输出端2与集成电路芯片的输入端相连接，用于输出 信号。所述三级静电电流防护架构4跨接在电源VDD与地GND(或电源VSS)之间，用于泄 放静电电流，所述每级静电电流防护架构4由两个二极管组成。所述噪声屏蔽电路3包括 两个感性装置，所述每个感性装置由一个电感组成，其中一个感性装置的两端分别与第一 级和第二级静电电流防护架构4的两个二极管之间相连接，另一个感性装置的两端分别与 第二级和第三级静电电流防护架构4的两个二极管之间相连接。 本领域技术人员理解，在本实施例中，所述感性装置的组成方式可以参照本发明 第一实施例的第一变化例来进行，具体地，每个所述感性装置可以设计为由一个电阻及一 个电感组成。这并不影响本发明的实质内容，在此不予赘述。 进一步地，本领域技术人员理解，在本实施例中，所述静电电流防护架构4的设置 方式也可以参照本发明第一实施例及其变化例、第二实施例及其变化例来进行。具体地，本 实施例的所述静电电流防护架构4也可以由两个晶体管组成，如本发明第一实施例的第三 变化例与第四变化例所示。进一步地，本实施例的所述噪声屏蔽电路3的任意一侧也可以 由若干级的静电电流防护架构4来组成，优选地，由两级静电电流防护架构4组成，如本发 明第二实施例及其第一变化例所示；具体地，所述静电破坏保护电路包括六级静电电流防 护架构4，所述输入端1与一个感性装置之间、两个感性装置之间、所述输出端2与另一个感 性装置之间各设置有两级静电电流防护架构4，在该所述两级静电电流防护架构4中，优选 地，一级静电电流防护架构4由两个二级管串联组成，另一级静电电流防护架构由两个晶体管串联组成。所述静电破坏保护电路的其他部分的设置方式及连接方式与本发明第三实 施例相同，可以参照第三实施例进行设置和连接，在此不予赘述。 更进一步地，本领域技术人员理解，在本实施例中，所述静电破坏保护电路还可以 包括更多级数的静电电流防护架构4，所述噪声屏蔽电路3也还可以包括更多个数的感性 装置，所述静电电流防护架构4与所述噪声屏蔽电路3的感性装置组合设置。优选地，所述 静电电流防护架构4与所述噪声屏蔽电路3的感性装置轮流设置；次优地，所述噪声屏蔽电 路3包括不大于静电电流防护架构4级数的感性装置，每个感性装置跨接在两级所述静电 电流防护架构4之间。其具体连接方法可以参照上述各实施例及其变化例来进行，在此不 予赘述。 根据本发明的第一实施例至第三实施例，本发明提供了一种在改进的静电破坏保 护电路中用于抑制受到高频静电破坏时的放电电流，提高噪声屏蔽电路3对输入信号中带 有的高频噪声的屏蔽能力的控制方法，优选地包括如下步骤
步骤a.所述静电电流防护架构4泄放静电破坏电流； 步骤b.所述噪声屏蔽电路3抑制输入信号中带有的噪声。具体地，所述噪声屏蔽 电路3通过电阻或其他阻性装置抑制输入信号中带有的噪声，所述噪声屏蔽电路3通过电 感或其他感性装置抑制输入信号中带有的高频噪声。 本领域技术人员理解，根据上述控制方法，本发明提供的静电破坏保护电路通过 在所述噪声屏蔽电路3中连接感性装置，利用所述感性装置对高频噪声的抑制作用，可以 实现在不影响提高静电破坏保护电路中低频段的阻抗的情况下提高静电破坏保护电路在 高频波段的阻抗，抑制当受到静电破坏时的放电电流，使得静电破坏保护电路具有较高的 保护能力和信号噪声屏蔽能力。 进一步地，本领域技术人员理解，上述控制方法不限于上述步骤a及步骤b两个步 骤的执行顺序。具体地，所述控制方法可以先只执行步骤b，再执行步骤a。
更进一步地，上述控制方法不限于上述步骤a及步骤b两个步骤执行次数。具体 地，所述控制方法步骤a及步骤b可以多次组合执行，以实现静电破坏保护电路更高的对高 频噪声的屏蔽能力。本领域技术人员理解，所述控制方法的多次组合执行，即优选地，所述 控制方法先执行步骤a、再执行步骤b、步骤a、步骤b、最后执行步骤a ;次优地，所述控制方 法按照步骤a、步骤b、步骤a的顺序执行；再次优地，所述控制方法按照步骤a、步骤b、步骤 a、步骤b的顺序执行。这并不影响本发明的实质内容，在此不予赘述。 根据本发明的第一实施例至第三实施例，还提供一种集成电路，其包括电源引脚、 内部电路以及静电破坏保护电路，具体地，该集成电路的静电破坏保护电路的噪声屏蔽电 路3还包括用于抑制受到高频静电破坏时的放电电流，提高噪声屏蔽电路3对输入信号中 带有的高频噪声的屏蔽能力的感性装置。优选地，所述感性装置包括一个电感，例如图2所 示的静电破坏保护电路；次优地，所述感性装置包括一个电感及一个电阻，例如图3所示的 静电破坏保护电路。本领域技术人员理解，所述感性装置的设置能够在不影响提高静电破 坏保护电路中低频段的阻抗的情况下提高静电破坏保护电路在高频波段的阻抗。
进一步地，本领域技术人员理解，本发明提供的集成电路可以是各种类型的电路， 并根据具体实施需要而变化。换句话说，所有需要有静电破坏保护功能的集成电路都可以 采用上述实施例提供的方案。具体地，本领域技术人员可以结合现有技术以及上述实施例、变化例实现这样的集成电路，在此不予赘述。 以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述 特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影 响本发明的实质内容。
权利要求
一种静电破坏保护电路，其包括-一个输入端(1)和一个输出端(2)；-若干级静电电流防护架构(4)，用于防护集成电路芯片内部线路，增强电路对静电破坏电流的防护能力；以及-噪声屏蔽电路(3)，所述噪声屏蔽电路(3)与所述输入端(1)及输出端(2)相连，用于抑制在受到静电破坏时的放电电流，并屏蔽输入信号中带有的噪声；其特征在于，所述噪声屏蔽电路(3)包括感性装置，所述感性装置连接到所述静电电流防护架构(4)之间，提高噪声屏蔽电路(3)对输入信号中带有的高频噪声的屏蔽能力，并抑制在受到高频静电破坏时的放电电流。
2. 根据权利要求l所述的静电破坏保护电路，其特征在于，所述噪声屏蔽电路(3)的感性装置包括一个电感。
3. 根据权利要求l所述的静电破坏保护电路，其特征在于，所述噪声屏蔽电路(3)的感性装置包括相互串联的一个电阻和一个电感。
4. 根据权利要求1至3中任一项所述的静电破坏保护电路，其特征在于，所述静电破坏保护电路包括一级静电电流防护架构(4)。
5. 根据权利要求1至3中任一项所述的静电破坏保护电路，其特征在于，所述静电破坏保护电路包括两级及两级以上的静电电流防护架构(4)。
6. 根据权利要求4或5所述的静电破坏保护电路，其特征在于，所述若干级静电电流防护架构设置在所述噪声屏蔽电路(3)的一侧。
7. 根据权利要求5所述的静电破坏保护电路，其特征在于，所述若干级静电电流防护架构设置在所述噪声屏蔽电路(3)的两侧。
8. 根据权利要求5所述的静电破坏保护电路，其特征在于，所述噪声屏蔽电路(3)包括多个感性装置，所述多级静电电流防护架构(4)与所述噪声屏蔽电路(3)的多个感性装置组合设置。
9. 根据权利要求1至8中任一项所述的静电破坏保护电路，其特征在于，所述静电电流防护架构(4)包括两个二极管。
10. 根据权利要求1至9中任一项所述的静电破坏保护电路，其特征在于，所述静电电流防护架构(4)包括一个P型晶体管和一个N型晶体管。
11. 一种在改进的静电破坏保护电路中用于抑制受到高频静电破坏时的放电电流，在不影响提高静电破坏保护电路中低频段的阻抗的情况下提高噪声屏蔽电路(3)对输入信号中带有的高频噪声的屏蔽能力的控制方法，其中所述静电破坏保护电路包括若干级静电电流防护架构(4)以及噪声屏蔽电路(3)，其中所述控制方法包括如下步骤步骤a.所述静电电流防护架构(4)泄放静电破坏电流；步骤b.所述噪声屏蔽电路(3)抑制输入信号中带有的噪声；其特征在于，所述噪声屏蔽电路(3)加强对传输的输入信号中带有的高频噪声进行抑制。
12. 根据权利要求11所述的控制方法，其特征在于，所述控制方法先执行步骤b，再执行步骤a。
13. 根据权利要求11或12所述的控制方法，其特征在于，所述控制方法可以多次组合执行。
14. 一种集成电路，包括电源引脚、内部电路，其特征在于，还包括根据权利要求1至10中任一项所述的静电破坏保护电路。
全文摘要
本发明提供一种静电破坏保护电路，所述静电破坏保护电路包括一个输入端和一个输出端、若干级静电电流防护架构以及噪声屏蔽电路。所述若干级静电电流防护架构用于防护集成电路芯片内部线路，增强电路对静电破坏电流的防护能力；所述噪声屏蔽电路与所述输入端及输出端相连，用于屏蔽输入信号中带有的噪声；所述噪声屏蔽电路包括感性装置，所述感性装置连接到所述静电电流防护架构之间，用以抑制当受到静电破坏时的放电电流，提高噪声屏蔽电路对输入信号中带有的高频噪声的屏蔽能力。
文档编号H02H9/00GK101707362SQ20091005194
公开日2010年5月12日 申请日期2009年5月25日 优先权日2009年5月25日
发明者刘连杰, 王磊 申请人:彩优微电子(昆山)有限公司