驱动电路和半导体设备的制作方法
【专利摘要】本公开涉及一种驱动电路和半导体设备。根据一实施例，驱动电路包括输出控制常导通状态类型的晶体管在ON状态和OFF状态之间变化的信号的第一信号源，输出将所述晶体管置于所述OFF状态的信号的第二信号源，监测所述晶体管的栅电压的栅电压监测器，以及基于来自所述栅电压监测器的输出信号，使所述第二信号源输出用于将所述晶体管置于所述OFF状态的信号的控制器。
【专利说明】驱动电路和半导体设备
[0001]相关申请的交叉引用
[0002]本申请基于并主张2012年12月27日提交的日本专利申请N0.2012-286242的优先权；该专利申请的全部内容以引用的方式并入本文中。
【技术领域】
[0003]各实施例通常涉及驱动电路和半导体设备。
【背景技术】
[0004]通过向其栅极施加恒定电压将常导通状态类型的场效应晶体管(FET)倒置到OFF状态。例如，诸如GaN FET之类的在其有源区域包括GaN半导体的大多数FET是常导通状态类型的η沟道FET。因此，为了将GaN FET倒置为OFF状态，需要施加不超过某一电平的负电压。然而，如果栅电压由于栅漏而上升，则将难以维持OFF状态。
【发明内容】
[0005]本发明的一方面公开了一种驱动电路，包括:输出控制常导通状态类型的晶体管在ON状态和OFF状态之间变化的信号的第一信号源；输出将所述晶体管置于所述OFF状态的信号的第二信号源；监测所述晶体管的栅电压的栅电压监测器；以及基于来自所述栅电压监测器的输出信号，使所述第二信号源输出用于将所述晶体管置于所述OFF状态的信号的控制器。
[0006]本发明的另一方面公开了一种半导体设备，包括:常导通状态类型的第一晶体管；输出控制所述第一晶体管在ON状态和OFF状态之间变化的信号的第一信号源；输出将所述第一晶体管置于所述OFF状态的信号的第二信号源；监测所述第一晶体管的栅电压的栅电压监测器；在所述第一晶体管的漏极端提供的输出电路；监测所述输出电路的输出电压的输出电压监测器；以及控制器，其基于所述栅电压监测器的输出控制所述第二信号源，以输出所述信号，从而将所述第一晶体管置于所述OFF状态，并基于所述输出电压监测器的输出控制所述第一信号源，以输出所述信号，从而使所述第一晶体管在所述ON状态和所述OFF状态之间变化。
【专利附图】
【附图说明】
[0007]图1是示出了根据第一实施例的半导体设备的电路图；
[0008]图2Α和2Β是示出了根据第一实施例的驱动电路的操作的示意视图；
[0009]图3是示出了根据第一实施例的半导体设备的操作的流程图；
[0010]图4Α和4Β是示出了根据第一实施例的驱动电路的输出波形的图；
[0011]图5是示出了根据第一实施例的半导体设备的另一操作的流程图；
[0012]图6是示出了根据第一实施例的半导体设备的操作的示意视图；
[0013]图7是示出了根据第一实施例的第一变化的半导体设备的电路图；[0014]图8是示出了根据第一实施例的第一变化的半导体设备的电路图；
[0015]图9是示出了根据第一实施例的第一变化的半导体设备的电路图；
[0016]图10是示出了根据第二实施例的半导体设备的电路图；
[0017]图11是示出了根据第二实施例的半导体设备的操作的流程图；
[0018]图12是示出了根据第二实施例的变化的半导体设备的电路图；
[0019]图13是示出了根据第三实施例的半导体设备的电路图；
[0020]图14是示出了根据第三实施例的半导体设备的操作的流程图；
[0021]图15是示出了根据第三实施例的变化的半导体设备的电路图；
[0022]图16是示出了根据第四实施例的半导体设备的电路图。
【具体实施方式】
[0023]根据一实施例，驱动电路包括输出控制常导通状态类型的晶体管以在ON状态和OFF状态之间变化的信号的第一信号源，输出将所述晶体管置于所述OFF状态的信号的第二信号源，监测所述晶体管的栅电压的栅电压监测器，以及，基于来自所述栅电压监测器的输出信号，使所述第二信号源输出用于将所述晶体管置于所述OFF状态的信号的控制器。
[0024]下面，将参考附图来描述各实施例。请注意，附图是示意的或简化的图示，每一个部件的厚度和宽度之间的关系以及各部件之间的大小的比例可能不同于实际部件。此外，甚至在描绘相同的部件的情况下，取决于图形可以不同地示出相互的尺寸和比例。请注意，在本申请的附图和说明书中，对于已出现在附图中并且已被描述的组件应用相同的编号，省略了对这样的组件的重复的详细描述。
[0025]第一实施例
[0026]图1是示出了根据第一实施例的半导体设备I的电路图。半导体设备I包括常导通状态类型的晶体管10、晶体管10的驱动电路20以及输出电路30。
[0027]驱动电路20包括第一信号源(下文称为信号源40)、第二信号源(下文称为信号源50)，栅电压监测器60以及控制器70。
[0028]信号源40输出控制晶体管10以在ON和OFF之间改变状态的信号。信号源50输出将晶体管10维持在OFF状态的信号。栅电压监测器60监测晶体管10的已被信号源40从ON状态倒置到OFF状态的栅电压。
[0029]信号源40和信号源50被控制器70控制。换言之，控制器70通过信号源50来控制晶体管10的操作。同样,控制器70基于栅电压监测器60的输出控制信号源50输出控制信号，以控制晶体管10的栅电压。例如，通过将晶体管10的栅电压维持在不超过阈值电压，晶体管10被维持在OFF状态。
[0030]驱动电路20在晶体管10的栅极和与晶体管10的源极相连接的端子11之间包括第一二极管(下文称为二极管17)以及第二二极管(下文称为二极管19)。
[0031]如图1所示，二极管19被提供在二极管17和端子11之间，并与二极管17串联。二极管17和19两者都提供从晶体管10的栅极到端子11的方向的电流。例如，二极管17的阳极连接到晶体管10的栅极，而二极管17的阴极连接到二极管19的阳极。并且，二极管19的阴极也连接到端子11。
[0032]如此，晶体管10的源极和二极管19的阴极连接到公共端子11。如图11所示，端子11是，例如，接地端子。
[0033]同样，信号源40通过第一电容器(下文称为电容器13)连接到晶体管10的栅极。栅电阻12被提供在信号源40和电容器13之间。信号源50通过第二电容器(下文称为电容器15)连接到将二极管17连接到二极管19的连接部分18。
[0034]输出电路30连接到晶体管10的漏极端。例如，输出电路30包括感应器21、二极管23、电容器25以及输出电压监测器80。如图1所示，晶体管10和输出电路30构成非隔离类型的升压斩波电路。
[0035]输出电压监测器80监测从电容器25的两端输出的提供给外部负荷29的输出电压VQUT。控制器70基于输出电压监测器80的输出来控制信号源40，以操作晶体管10，以便输出电压Votjt是常量。
[0036]可以独立地提供信号源40和50，如在此实施例中那样，或其中的至少一个可以被包括在控制器70中。例如，如果使用微处理器来作为控制器70，则可以轻松地输出对应于信号源40和信号源50的信号。
[0037]还可以使用包括信号源40和50以及二极管17和19的集成电路，并可以组合现有的电源控制器和锁存电路。
[0038]例如，比较电路可以用于栅电压监测器60和输出电压监测器80。例如，栅电压监测器60将晶体管10的栅电压与参考电压进行比较，并输出结果。输出电压监测器80将输出电压Votjt与目标电压进行比较,并输出结果。
[0039]图2A和2B是示出了根据第一实施例的驱动电路20的操作的示意视图。图2A示出了当晶体管10处于OFF状态时，当信号源50的输出从低电压变为高电压(L —H)时的控制电流Ia的流向。图2B示出了当信号源50的输出从高电压变为低电压(H —L)时的控制电流Ic2的流向。
[0040]如图2A所示，当信号源50的输出已经从L — H变化时，控制电流Ia通过二极管19流向端子11。因此，二极管17和二极管19的中间点Jp处的电势被二极管19的正向电压(例如，大约0.6V)限幅。另一方面，晶体管10的栅极处于负电势，如此，向二极管17施加反向电压。因此，晶体管10的栅极电势不受信号源50的输出的影响，负电势被维持。
[0041]如图2B所示，当信号源50的输出已经从H—L变化时，二极管17被施加正向偏压，而二极管19被施加反向偏压。因此，控制电流1。2在从晶体管10的栅极到信号源50的方向流动，而晶体管10的栅极电势降低。
[0042]如此，当从信号源50输出的控制信号从H —L变化时，晶体管10的栅极电势降低，而当从L —H变化时，其栅极电势不受影响。例如，通过从信号源50输出交流电信号，可以降低晶体管10的栅极电势。换言之，可以在信号源50中使用振荡电路。
[0043]图3是示出了根据第一实施例的半导体设备I的操作的流程图。
[0044]例如，当半导体设备I启动时，控制器70控制输出电压监测器80以进行操作，以监测输出电压Votjt (SOl)0例如，将输出电压Vmjt与目标电压进行比较,并输出结果。
[0045]控制器70基于输出电压监测器80的输出来确定输出电压Votjt和目标电压之间的幅值的关系(S02)。
[0046]如果输出电压Vqut大于或等于目标电压，则停止信号源40的输出，且晶体管10维持在OFF状态。同时，操作栅电压监测器60，并监测栅电压(S03)。例如，比较栅电压和参考电压Vs，并将结果输出到控制器70。
[0047]控制器70基于栅电压监测器60的输出来确定栅电压和参考电压Vs之间的幅值的关系(S04)。
[0048]如果栅电压小于参考电压Vs，则过程返回到步骤01，输出电压监测器80监测输出电压vojt。另一方面，如果栅电压大于或等于参考电压Vs,则操作信号源50,并输出控制信号(S05)。然后，过程返回到步骤01，输出电压监测器80监测输出电压VOT。
[0049]在步骤02中，如果输出电压Vqut小于目标电压，则控制器70控制信号源40以输出切换信号，以操作晶体管10 (S06)o然后，过程返回到步骤01，输出电压监测器80监测输出电压Votjt。
[0050]从信号源40输出的切换信号可以是，例如，脉宽调制(PWM)信号、或脉冲频率调制(PFM)信号。
[0051]图4A和4B是示出了根据第一实施例的驱动电路20的输出波形的图。图4A示出了在不从信号源50输出控制信号的情况下栅电压随时间的变化。图4B示出了在从信号源50输出控制信号的情况下栅电压随时间的变化。
[0052]在图4A中的示例中，晶体管10的栅电压从自信号源40输出的切换信号被停止并且晶体管10维持在OFF状态的时间开始逐步增加。然后，在时间t1;当输出电压Votit变得低于目标电压时，再次输出切换信号。另外，在时间&，当输出电压Vott达到目标电压时，晶体管10再次维持在OFF状态。
[0053]例如，当晶体管10维持在OFF状态时，栅电压增加，并且当超出晶体管10的阈值电压时，在输出电压Votjt低于目标电压之前，晶体管10被倒置到ON状态。作为结果，输出超过目标电压的电压，输出电压Vott变得不稳定。
[0054]另一方面，如图4B所示，在此实施例中，在当栅电压增加并达到参考电压Vs的时间&处，从信号源50输出控制信号。如此，栅电压降低。因此，如果参考电压Vs被设置为低于晶体管10的阈值电压的电压，则栅电压将不会超出阈值电压，因此，可以稳定地维持晶体管10的OFF状态。然后，在当输出电压Vtot变得低于目标电压的时间t4，输出切换信号，并增加输出电压U。在当输出电压Vott达到目标电压的时间t5，停止切换信号，晶体管
10被再次维持在OFF状态。如此，输出电压Votit稳定地维持在目标电压。
[0055]图5是示出了根据第一实施例的半导体设备I的另一操作的流程图。在此示例中，晶体管10在启动时被维持在OFF状态。
[0056]当半导体设备I启动时，控制器70控制栅电压监测器60，以监测晶体管10的栅电压(S01)。此时，信号源40不输出切换信号。然后，控制器70基于栅电压监测器60的输出确定棚电压和参考电压Vs之间的幅值的关系(S02)。
[0057]如果栅电压大于或等于参考电压Vs，则从信号源50输出控制信号，栅电压降低(S03 )。然后，过程返回到步骤OI，栅电压监测器60监测晶体管10的栅电压。
[0058]在步骤02中，如果栅电压小于参考电压Vs，则控制器70控制输出电压监测器80以监测输出电压Vqut (S04)。随后的控制序列(S03到S09)与图3中所示出的控制序列(S01到S06)相同。
[0059]通过如上文所描述的控制晶体管10的栅电压，并维持其OFF状态，可以在启动时抑制涌流的发生。[0060]图6是示出了根据第一实施例的半导体设备I的操作的示意视图。例如，当信号源50的输出已从H — L时，控制电流Ic2通过二极管17从晶体管10的栅极流向信号源50。同时，产生通过二极管17从信号源40流向信号源50的电流IC3。
[0061]为了使晶体管10的栅电压通过控制电流Ic2有效地降低，优选地，使电流Ic3较低。因此，当操作信号源50时，可取的是，信号源40的输出阻抗为高。换言之，可取的是，信号源40的输出阻抗大于晶体管10的输入阻抗。例如，不小于100Ω的直流电高阻抗是可取的。
[0062]例如，信号源40包含在微处理器中。可以使微处理器的输出具有高阻态。因此，可以使用此功能来降低1。3。
[0063]图7是示出了根据第一实施例的第一变化的半导体设备2的电路图。
[0064]在半导体设备2中，在晶体管10的栅极和与晶体管10的源极相连接的端子11之间提供了二极管31。二极管31是与二极管17和二极管19并联地提供的，并在从栅极到端子11的方向提供电流。换言之，二极管31的阳极连接到晶体管10的栅极，而二极管31的阴极连接到端子11。
[0065]在此示例中，可以利用二极管31的正向电压箝制(clamp)在晶体管10的栅极和源极之间。例如，在半导体设备2中，栅极和源极之间的电压被组合了二极管17的正向电压和二极管19的正向电压的电压箝制。换言之，可以将晶体管10的栅极和源极之间的箝位电压降低一半。如此，可以通过降低施加于晶体管10的栅极的正电压来抑制晶体管10的退化，诸如栅漏的增加。
[0066]图8是示出了根据第一实施例的第二变化的半导体设备3的电路图。
[0067]在半导体设备3中，在二极管17和二极管19之间串联地提供了感应器35。换言之，感应器35的第一端连接到二极管17的阴极，而第二端连接到二极管19的阳极。此外，信号源50还连接到将感应器35连接到二极管19的连接部分36。
[0068]在此变化中，从信号源50输出的控制信号通过感应器35和电容器15之间的共振被放大。换言之，控制信号的幅值增加，如此可以增加晶体管10的栅电压的降低量。
[0069]图9是示出了根据第一实施例的第三种变化的半导体设备4的电路图。
[0070]在半导体设备4中，在信号源50和电容器15之间提供了倍压器电路41。倍压器电路41通过电容器49连接到信号源50，并包括两个二极管43、45和电容器47。二极管43的阳极连接到将电容器15连接到电容器49的连接部分44，而二极管43的阴极连接到端子11。另一方面，二极管45的阴极连接到连接部分44，而二极管45的阳极连接到电容器47的第一端。电容器47的第二端连接到端子11。
[0071]倍压器电路41增加从信号源50输出的控制信号的负电压端的幅值。如此，可以增加晶体管10的栅电压的降低量。
[0072]第二实施例
[0073]图10是示出了根据第二实施例的半导体设备5的电路图。
[0074]半导体设备5包括晶体管10 (第一晶体管)、其驱动电路20以及输出电路30 (参见图1)。
[0075]在此实施例中，驱动电路20包括添加在晶体管10的栅极和端子11之间的二极管31。此外，在晶体管10的源极和端子11之间提供了常闭状态类型的第二晶体管(下文称为晶体管51)。晶体管51与晶体管10串联，并由第三信号源(下文称为信号源53)驱动。
[0076]例如，晶体管51的漏极连接到晶体管10的源极，而晶体管51的源极连接到端子
11。信号源53由控制器70控制，并输出导通晶体管51的信号。
[0077]图11是示出了根据第二实施例的半导体设备5的操作的流程图。
[0078]在启动半导体设备5时，控制器70控制信号源53以将晶体管51置于OFF状态(SOl)0例如，如果晶体管51是N沟道FET，则信号源53输出H电平电压以将晶体管51置于0N。在启动时，控制器70阻止信号源53输出H电平电压，以将晶体管51维持在OFF状态。
[0079]接下来，控制器70控制栅电压监测器60，以监测晶体管10的栅电压(S02)。然后，控制器70基于栅电压监测器60的输出来确定栅电压和参考电压Vs之间的幅值的关系
(503)。
[0080]如果栅电压大于或等于参考电压Vs，则从信号源50输出控制信号，栅电压降低
(504)。然后，过程返回到步骤02，栅电压监测器60监测晶体管10的栅电压。
[0081]在步骤03中，如果栅电压小于参考电压Vs，则控制器70控制信号源53以输出H电平电压，从而导通晶体管51 (S05)。
[0082]在上面的步骤01到05期间，信号源40不输出切换信号。
[0083]接下来，控制器70控制输出电压监测器80，以监测输出电压Vqut (S06)。随后的控制序列(S06到S011)与图3中所示出的控制序列(S01到S06)相同。
[0084]在此实施例中，在启动半导体设备5时，晶体管51被置于OFF状态，并且晶体管10的栅电压被控制以将其维持在OFF状态。如此，抑制了启动时涌流的发生。
[0085]并且，除晶体管51之外，还可以避免由于驱动电路的故障而使晶体管10变化为ON状态。换言之，如果晶体管51处于OFF状态，则晶体管10的栅极由于漏电压而处于负电势。例如，如果晶体管51的漏电压大于晶体管10的阈值电压的绝对值，则晶体管10转为0FF，即使不从信号源40和50输出控制信号。如此，可以稳定半导体设备5的操作。
[0086]图12是示出了根据第二实施例的变化的半导体设备6的电路图。
[0087]在半导体设备6中，在晶体管51的源极和漏极之间提供了保护性二极管55。保护性二极管55是，例如，齐纳二极管，其阴极连接到晶体管51的漏极，其阳极连接到晶体管51的源极。保护性二极管55的击穿电压小于晶体管51的漏极和源极之间的击穿电压以及晶体管10的栅极和源极之间的击穿电压。
[0088]例如，如果晶体管10的漏极和源极之间的泄漏大于晶体管51的漏极和源极之间的泄漏，则有高电压将施加于晶体管51的可能性。同样，如果所产生的高电压超出晶体管10的栅极和源极之间的击穿电压，则有晶体管10被击穿的可能性。在这些情况下，保护性二极管55保护晶体管51和晶体管10。
[0089]此外，还可以主动地使用晶体管51的雪崩击穿。发生雪崩击穿之后的晶体管51的操作状态类似于齐纳二极管。换言之，即使向晶体管51施加大于预定电压的电压，雪崩电流也可以流动，电压也可以被箝制。例如，如果其导致雪崩击穿的电压小于晶体管10的栅极和源极之间的击穿电压的晶体管被用作晶体管51，则晶体管51自身充当电压箝位晶体管，因此实现了等同于如上文所描述的其中添加了保护性二极管55的配置的功能。在此情况下，可以省略保护性二极管55。[0090]第三实施例
[0091]图13是示出了根据第三实施例的半导体设备7的电路图。
[0092]半导体设备7包括常导通状态类型的晶体管10、晶体管10的驱动电路90以及输出电路30 (参见图1)。
[0093]除信号源40和50、栅电压监测器60和控制器70之外，驱动电路90还包括第一二极管(下文称为二极管61)、第二二极管(下文称为二极管63)以及开关67。
[0094]二极管61被提供在晶体管10的栅极和连接到晶体管10的源极的端子11之间，并在从栅极到端子11的方向提供电流。二极管63被提供在栅极和二极管61之间，并与二极管61串联连接。二极管63在从栅极到二极管61的方向提供电流。换言之，二极管63的阳极连接到晶体管10的栅极，而二极管63的阴极连接到二极管61的阳极。此外，二极管61的阴极也连接到端子11。
[0095]开关67的两端分别连接到二极管63的阳极和阴极，在ON状态，旁路(bypass) 二极管63。例如,使用微型机电系统(MEMS)开关作为开关67。
[0096]信号源40通过电容器13连接到与二极管63和二极管61相连接的连接部分62。于是，当开关67处于ON状态时，晶体管10被控制ON和0FF，当开关67处于OFF状态时，晶体管10的栅电压被控制。信号源50控制开关670N和OFF。
[0097]信号源40和50中每一个都可以独立地提供，或至少一个可以与控制器70包括在一起。
[0098]如此，通过使用开关67，可以提供其中信号源50只控制开关670N和OFF的简单电路。此外，从信号源50输出的控制信号可以直接从控制器70输出。
[0099]图14是示出了根据第三实施例的半导体设备7的操作的流程图。
[0100]当半导体设备7被启动时，控制器70控制栅电压监测器60，以监测晶体管10的栅电压(S01)。然后，控制器70基于栅电压监测器60的输出来确定栅电压和参考电压Vs之间的幅值的关系(S02)。
[0101 ] 如果栅电压大于或等于参考电压Vs，则控制器70控制信号源50以将开关67置于OFF 状态(S03)。
[0102]接下来，从信号源40输出控制信号，以降低栅电压(S04)。然后，过程返回到步骤01，栅电压监测器60监测晶体管10的栅电压。
[0103]在步骤02中，如果栅电压小于参考电压Vs，则控制信号源50以将开关67置于ON状态(S05)。
[0104]接下来，控制器70控制输出电压监测器80，以监测输出电压Vqut (S06)。例如，t匕较输出电压Votjt和目标电压,并输出结果。
[0105]控制器70基于输出电压监测器80的输出来确定输出电压Votjt和目标电压之间的幅值的关系(S07)。如果输出电压Vqut大于或等于目标电压，则停止信号源40的输出，晶体管10被维持在OFF状态。同时，操作栅电压监测器60，并监测栅电压(S08)。
[0106]控制器70基于栅电压监测器60的输出来确定栅电压和参考电压的幅值的关系(S09)。如果栅电压小于参考电压Vs，则过程返回到步骤01，输出电压监测器80监测输出电压vOTJT。
[0107]另一方面，如果栅电压大于或等于参考电压\，则控制器70控制信号源50以将开关67置于OFF状态(S10)。另外，操作信号源40，以输出控制信号(S11)。然后，过程返回至Ij步骤01，输出电压监测器80监测输出电压VQUT。
[0108]在步骤07中，如果输出电压Vqut小于目标电压，则控制器70控制信号源40以输出切换信号，以操作晶体管10 (S12)。然后，过程返回到步骤01，输出电压监测器80监测输出电压Votjt。
[0109]如此，在此实施例中，信号源40输出晶体管10的切换信号和栅电压的控制信号。例如，切换信号和控制信号可以相同。
[0110]图15是示出了根据第三实施例的变化的半导体设备8的电路图。
[0111]在半导体设备8中，在二极管63和晶体管10的栅极之间提供了感应器65。感应器65与二极管63串联连接。换言之，感应器的第一端连接到晶体管10的栅极，而第二端连接到二极管63的阳极。并且，开关67连接到二极管63的阴极端和感应器65的栅极端，以旁路二极管63和感应器65两者。
[0112]感应器65可以设置在二极管61和二极管63之间。换言之，开关67连接到感应器65的与二极管63相对的一侧上的一端和二极管63的与感应器65相对的一侧上的一端。并且，在此示例中，信号源50包括在控制器70中。并且，从控制器70输出控制开关67的信号。
[0113]在此变化中，从信号源40输出的控制信号的幅值可以通过感应器65和电容器13的共振来增加。如此，可以增加晶体管10的栅电压的降低量。
[0114]第四实施例
[0115]图16是示出了根据第四实施例的半导体设备9的电路图。
[0116]半导体设备9包括常导通状态类型的晶体管10、晶体管10的驱动电路20 (参见图1)以及输出电路100。
[0117]输出电路100包括变压器71、二极管23、电容器25以及输出电压监测器80。在此实施例中，包括晶体管10的初级端和包括电容器25的输出级被变压器71隔离。换言之，晶体管10、驱动电路20以及输出电路100构成反激式开关电源。
[0118]在此实施例中，通过使用驱动电路20，可以使用常导通状态类型的开关晶体管来稳定开关电源的输出。
[0119]尽管描述了某些实施例，但是，这些实施例是只作为示例呈现的，而不限制本发明的范围。实际上，可以以各种其他形式实现此处所描述的新颖的实施例；此外，在不偏离本发明的精神的情况下，可以作出此处所描述的各实施例的形式的各种省略、替换和变化。所附带的权利要求书以及它们的等同内容意在涵盖将落入本发明的范围和精神内的这些形式或修改。
【权利要求】
1.一种驱动电路，包括: 输出控制常导通状态类型的晶体管在ON状态和OFF状态之间变化的信号的第一信号源； 输出将所述晶体管置于所述OFF状态的信号的第二信号源； 监测所述晶体管的栅电压的栅电压监测器；以及 基于来自所述栅电压监测器的输出信号，使所述第二信号源输出用于将所述晶体管置于所述OFF状态的信号的控制器。
2.根据权利要求1所述的驱动电路，还包括: 在所述晶体管的栅极和连接到所述晶体管的源极的端子之间提供的第一二极管，所述第一二极管允许电流在从所述栅极到所述端子的方向流动； 在所述第一二极管和所述端子之间提供的第二二极管，所述第二二极管与所述第一二极管串联连接，允许电流在从所述第一二极管到所述端子的方向流动； 在所述第一信号源和所述晶体管的栅极之间提供的第一电容器；以及在所述第二信号源和将所述第一二极管连接到所述第二二极管的部分之间提供的第二电容器。
3.根据权利要求2所述的驱动电路，还包括: 在所述晶体管的栅极和连接到所述晶体管的源极的所述端子之间提供的与所述第一二极管和所述第二二极管并联的第三二极管，所述第三二极管允许电流在从所述栅极到所述端子的方向流动。
4.根据权利要求2所述的驱动电路，还包括: 在所述第一二极管和所述第二二极管之间串联地提供的感应器， 其中，所述第二信号源通过所述第二电容器连接到将所述感应器连接到所述第二二极管的部分。
5.根据权利要求2所述的驱动电路，还包括: 在所述第二信号源和所述第二电容器之间提供的倍压器电路。
6.根据权利要求2所述的驱动电路，其中，所述第一信号源的输出阻抗大于所述晶体管的输入阻抗。
7.根据权利要求1所述的驱动电路，还包括: 在所述晶体管的栅极和连接到所述晶体管的源极的所述端子之间提供的第一二极管，所述第一二极管允许电流在从所述栅极到所述端子的方向流动。 在所述栅极和所述第一二极管之间与所述第一二极管串联连接的第二二极管，所述第二二极管允许电流在从所述栅极到所述第一二极管的方向流动； 与所述第二二极管并联地提供的开关，所述开关在导通状态旁路所述第二二极管；以及 在所述第一信号源和将所述第一二极管连接到所述第一二极管的部分之间提供的第一电容器， 其中，所述控制器使所 述第二信号源输出用于断开所述开关的信号。
8.根据权利要求7所述的驱动电路，还包括在所述第一二极管和所述栅极之间提供的与所述第二二极管串联连接的感应器，其中，所述开关的一端连接到所述感应器的在与所述第二二极管相对的一侧上的一端，而所述开关的另一端连接到所述第二二极管的在与所述感应器相对的一侧上的一端，并且所述开关在导通状态旁路所述第二二极管和所述感应器。
9.根据权利要求7所述的驱动电路，其中，当所述开关处于导通状态时，所述第一信号源控制所述晶体管在ON和OFF之间变化，当所述开关处于断开状态时，所述第一信号源控制所述晶体管的所述栅电压，使得所述晶体管处于OFF状态。
10.根据权利要求1所述的驱动电路，其中，所述控制器包括所述第一信号源和所述第二信号源中的至少一个。
11.一种半导体设备，包括: 常导通状态类型的第一晶体管； 输出控制所述第一晶体管在ON状态和OFF状态之间变化的信号的第一信号源； 输出将所述第一晶体管置于所述OFF状态的信号的第二信号源； 监测所述第一晶体管的栅电压的栅电压监测器； 在所述第一晶体管的漏极侧提供的输出电路； 监测所述输出电路的输出电压的输出电压监测器；以及 控制器，其基于所述栅电压监测器的输出控制所述第二信号源，以输出所述信号，从而将所述第一晶体管置于所述OFF状态，并基于所述输出电压监测器的输出控制所述第一信号源，以输出所述信号，从而使所述第一晶体管在所述ON状态和所述OFF状态之间变化。
12.根据权利要求11所述的设备，还包括: 在所述第一晶体管的栅极和连接到所述第一晶体管的源极的端子之间提供的第一二极管，所述第一二极管允许电流在从所述栅极到所述端子的方向流动； 在所述第一二极管和所述端子之间提供的第二二极管，所述第二二极管与所述第一二极管串联连接，并允许电流在从所述第一二极管到所述端子的方向流动； 在所述第一信号源和所述晶体管的栅极之间提供的第一电容器；以及在所述第二信号源和将所述第一二极管连接到所述第二二极管的部分之间提供的第二电容器。
13.根据权利要求12所述的设备，还包括: 在所述第一晶体管的栅极和连接到所述第一晶体管的源极的端子之间提供的第三二极管， 其中，所述第三二极管是与所述第一二极管和所述第二二极管并联地提供的，并允许电流在从所述栅极到所述端子的方向流动；
14.根据权利要求11所述的设备，还包括: 在所述第一晶体管的栅极和连接到所述第一晶体管的源极的所述端子之间提供的第一二极管，所述第一二极管允许电流在从所述栅极到所述端子的方向流动； 在所述栅极和所述第一二极管之间与所述第一二极管串联连接的第二二极管，所述第二二极管允许电流在从所述栅极到所述第一二极管的方向流动； 与所述第二二极管并联地提供的开关，所述开关在导通状态旁路所述第二二极管；以及 在所述第一信号源和将所述第一二极管连接到所述第二二极管的部分之间提供的第一电容器，以及 使所述第二信号源输出用于断开所述开关的信号的所述控制器。
15.根据权利要求11所述的设备，其中，所述第一晶体管和所述输出电路包括在非隔离类型的升压斩波电路中。
16.根据权利要求11所述的设备，其中，所述第一晶体管、所述驱动电路以及所述输出电路包括在反激式开关电源中。
17.根据权利要求11所述的设备，其中 所述控制器控制所述第一晶体管在启动时处于OFF状态； 当所述输出电压小于目标电压时，所述第一晶体管被操作以提高所述输出电压；以及 当所述输出电压达到所述目标电压时，所述第一晶体管被置于所述OFF状态。
18.根据权利要求11所述的设备，还包括: 在所述第一晶体管的源极和所述端子之间与所述第一晶体管串联地提供的常闭状态类型的第二晶体管；以及 输出用于导通所述第二晶体管的控制信号的第三信号源。
19.根据权利要求18所述的设备，还包括在所述第二晶体管的所述源极和所述漏极之间与所述第二晶体管并联地提供的保护性二极管。
20.根据权利要求18所述的设备，其中，所述控制器阻止所述第三信号源输出所述控制信号，并在启动时 将所述第二晶体管置于所述OFF状态。
【文档编号】H02M1/08GK103905021SQ201310729597
【公开日】2014年7月2日 申请日期:2013年12月26日 优先权日:2012年12月27日
【发明者】池田健太郎 申请人:株式会社东芝