专利名称：比较器和模数转换器的制作方法
技术领域：
本发明涉及用来比较信号电压和参考电压的比较器。特别地，它涉及一种减少电路元件的比较器和具有该比较器的模数转换器。
通常，比较器61-6n是斩波型比较器，并且每个数据保持电路71-7n如图2排列。从数据输入端81输入的数据经过开关82进入由相连的反相器83，84组成的主双稳态多谐振荡器以完成正反馈；其中，在存储数据时，所述开关闭合。主双稳态多谐振荡器的输出经过开关85进入由相连的反相器86，87组成的从双稳态多谐振荡器以完成正反馈，其中所述开关85与开关82反相开与关。然后，从数据输出端88输出从双稳态多谐振荡器的输出数据。
近年来，由于要加大电路的尺寸，以便获得高精度的多位模数转换器，因而就需要减少电路元件的数目以使线路图尺寸小型化。要想构造一个8比特的闪跃型模数转换器，例如在
图1的情况下，由于n＝255，所以就需要255个比较器和相同数目的保持电路，即255个保持电路。因此，当通过将比较器和数据保持器简单地合并来构造模数转换器时，就出现了要将大量的元件作为一个整体来使用的问题。
发明内容
考虑到前述问题而作出本发明，本发明要提供一种减少了电路元件数目的比较器，从而提供减少了电路元件数目的模数转换器。
本发明一种基本结构的比较器包括选择单元，用于选择性地输出信号电压和参考电压；第一电容器，其一端接收来自选择单元的输出；第一反相器，其输入端与所述第一电容器的另一端相连；第一开关，位于第一反相器的输入端和输出端；三态反相器，其输入端与第一反相器的输出端相连；第一锁存器，其输入端与三态反相器的输出端相连；第二开关，其一端位于第一锁存器的输出端和第二锁存器的输入端之间。
采用本发明基本结构的比较器，省略了相关技术中所需的通常位于比较器的输出端和第一锁存单元之间的开关，因此能够减少数据保持单元(用于存储比较器输出电压的保持单元)中的元件数目。
在本发明第一实施例之基本结构的比较器中，当选择单元选择信号电压时，第一和第二开关闭合，并且第一三态反相器变为高阻状态；而当选择单元选择参考电压时，第一和第二开关打开，并且第一三态反相器以反相器的形式工作。
在本发明第二实施例之基本结构的比较器中，当选择单元选择信号电压时，第一和第二开关闭合，而三态反相器的输出变为高阻状态；当选择单元选择参考电压时，第一开关打开；在第一开关变为打开状态之后，所述三态反相器从高阻状态变为反相状态，而第二开关从闭合状态变为打开状态。
采用本发明第二实施例的比较器，与第一实施例相比，除了基本结构比较器的优点外，它还能够减少所述三态反相器流过的电流。
本发明第三实施例的比较器包括第三开关，位于信号电压的输出端和第一电容器的一端之间的；第一反相器，其输入端与第一电容器的另一端相连；第一开关，位于第一反相器的输入端与输出端之间；三态反相器，其输入端与第一反相器的输出端相连；第一锁存单元，其输入端与三态反相器的输出端相连；第二开关，位于第一锁存单元的输出端与第二锁存单元的输入端之间；第四开关，位于参考电压输出端和第二电容器的一端之间；第四反相器，其输入端和第二电容器的另一端相连；第五开关，位于第四反相器的输入端和输出端之间；第六开关，位于第一电容器的一端和第二电容器的一端；第七开关和第三电容串联连接在第一反相器的输入端和第四反相器的输出端之间；第八开关和第四电容串联连接在第四反相器的输入端和第一反相器的输出端之间，其中信号电压和参考电压分别同时输出到第一电容器的一端和第二电容器的一端，同时第七开关和第八开关打开，另外，第一开关打开，以在第一电容器两端保持信号电压和第一反相器的偏置电压之间的电压差，第五开关打开，以在第二电容器两端保持参考电压和第四反相器的偏置电压之间的电压差，在信号电压和参考电压同时分别输出到第一电容器的一端和第二电容器的一端之后，第三，第四，第七，第八开关被断开，而第六开关被接通，并且第一和第五开关被断开，以便使用第一反相器放大信号电压和参考电压之间的电压差值大约一半的电压，在第一和第五开关被断开后，第七和第八开关被接通，同时，三态反相器以反相器的形式工作，以按照三态反相器的输出来输出第一反相器的输出电压。
采用本发明第三实施例的比较器，除了有基本结构比较器的优点之外，它能提供的比较器比第一个实施例中的比较器消耗的电流更少，比第二个实施例的噪声更低，并且对同相噪声不敏感。
根据本发明的第四实施例，一种模数转换器包括多个基本结构的比较器，用来接收同一信号电压；为各比较器提供参考电压的分压单元；接收各比较器的输出值以输出编码数字信号的编码器。
采用本发明第四实施例的比较器，省略了相关技术所需的通常位于比较器之输出端与第一锁存单元之间的开关，从而可以减少构成模数转换器之数据保持部分元件的数目。
图4为显示本发明第一实施例比较器的工作时序图；图5为显示本发明第二实施例比较器的工作时序图；图6为显示本发明第三实施例比较器的电路图；图7为显示本发明第三实施例比较器的工作时序图；图8为显示本发明第四实施例比较器的电路图；图9为显示本发明第五个实施例模数转换器的电路方框图；
模拟信号电压通过信号电压输入端1加在开关3上，用于比较的参考电压通过参考电压输入端2加在开关4上。开关3和4用作比较信号输出开关，它选择性地输出模拟信号电压或参考电压。
开关3或4的所选择的输出由电容器5的一端接收。电容器5的另一端与反相器7的输入端相连。
开关6连接在反相器7的输出端和输入端之间。
反相器7的输出端连接在三态反相器8的输入端13。
三态反相器8的输出端14与反相器17的输入端相连。
反相器18的输入端与反相器17的输出端相连，而反相器18的输出端与反相器17的输入端相连。
反相器17的输出端与开关19的一端相连，而开关19的另一端与反相器20的输入端相连。
反相器21的输入端和输出端分别与反相器20的输出端和输入端相连，并且反相器20的输出与输出端22相连。
开关3，6和19的打开和闭合操作由控制信号φ1控制，并且这些开关分别在控制信号φ1为逻辑H电平时闭合和在控制信号φ1为逻辑L电平时打开。
开关4的打开和闭合操作由控制信号φ1B控制，该控制信号为控制信号φ1的反相信号，并且开关4在控制信号φ1B为逻辑H电平时闭合，并在控制信号φ1B为逻辑L电平时打开。
三态反相器8包括反相器10，P沟道MOS晶体管11，12，和N沟道MOS晶体管15，16。
高电位电源电压VDD加在P沟道MOS晶体管11的源极，该晶体管的漏极与P沟道MOS晶体管12的源极相连。低电位电源电压VSS加在N沟道MOS晶体管16的源极，该晶体管的漏极与N沟道MOS晶体管15的源极相连。P沟道MOS晶体管12的栅极和N沟道MOS晶体管15的栅极相互连接，形成输入端13；P沟道MOS晶体管12的漏极和N沟道MOS晶体管15的漏极相互连接，形成输出端14。
反相器10的输入端连接在N沟道MOS晶体管16的栅极，而输出端连接在P沟道MOS晶体管11的栅极。控制信号φ1B通过控制输入端9加在反相器10的输入端。
由逻辑H电平的控制信号φ1B使三态反相器8作为普通反相器工作，逻辑L电平的控制信号φ1B使其输出端14变为高阻状态。
现在描述比较器的工作情况。图4为显示本发明第一实施例比较器的工作时序图。首先，在从时刻t1到t2的取样期间，控制信号φ1和φ1B分别处于逻辑H电平和逻辑L电平，从而开关3和6闭合而开关4打开。因此，从信号电压输入端1输入的模拟信号电压通过开关3输入到电容器5。
在此期间，反相器7的输入端和输出端通过开关6连接起来，并且保持在反相器7的逻辑阈值电压，所以电容器5存储的电荷与模拟信号电压和反相器7的逻辑阈值电压之间的电压差相对应。
另外，三态反相器8的输出端14变为高阻抗状态，并且开关19闭合，以致在前一期间由上一阶段的双稳态多谐振荡器所保持的电压由下一阶段的双稳态多谐振荡器保持以输出，其中上一阶段双稳态多谐振荡器由相互连接完成正反馈以充当锁存器的反相器17和18组成，而下一级双稳态多谐振荡器由相互连接完成正反馈以充当锁存器的反相器20和21组成。
另外，在此期间，P沟道MOS晶体管11和N沟道MOS晶体管16不导通，从而三态反相器8中没有电流流过。
其次，在从时刻t2到t3的放大期间，控制信号φ1和φ1B分别处于逻辑L电平和逻辑H电平，从而开关3和6打开而开关4闭合。因此，从参考电压输入端2输入的参考电压通过开关4被输入给电容器5。
这时，模拟信号电压和参考电压之间的电压差变为电容器5位于开关4一端的电极上的电势变化量，并将所述变化量传输到电器容5在反相器7一端的另一电极上。因此，电势变化量被反相器7放大并输出。
三态反相器8以普通反相器的形式进行工作，并放大反相器7的输出电压，以输出结果电压。三态反相器8的输出电压由反相器17，18组成的双稳态多谐振荡器保持。
在此期间，开关19保持打开，所以在由反相器17，18构成的双稳态多谐振荡器锁存的数据不再被后一阶段的由反相器20，21组成的双稳态多谐振荡器保持，并且由反相器20，21组成的双稳态多谐振荡器输出在前一期间保持的数据。
另外，在此期间，P沟道MOS晶体管11和N沟道MOS晶体管16导通，并且反相器7和三态反相器8的逻辑阈值电压相同，所以当反相器7的输出电压或三态反相器8的输入电压接近该逻辑阈值电压时，三态反相器8有电流流过。
如上所述，按照本发明第一实施例的比较器结构，使斩波型比较器部分与数据保持单元集成化，以减少电路元件的数目。因此，当用本发明第一实施例比较器来替换图1所示常规闪跃型模数转换器举例中的比较器61-6n和数据保持电路71-7n时，与图2中所示的开关82对应的每个开关在各数据保持电路71-7n中都变得并非必要。因此，例如在8比特的情况下，由于n＝255，就可以减少255个开关单元，并且进一步当开关单元为CMOS结构时，在整个模数转换器中能够减少510个晶体管。
现在说明本发明第二实施例的比较器。第二实施例比较器的结构与本发明第一实施例比较器的不同之处在于拟被输入控制开关19的控制信号φ1B变为控制信号φ2，并且，将用于控制开关19的打开和闭合动作的控制信号φ1变为控制信号φ2B，控制信号φ2B为控制信号φ2的反相信号。除了上述的元件之外，其它的元件与第一个实施例中的元件相同，并用相同的参考字符表示，以省略对相同元件的详细说明。
当控制信号φ2处于逻辑H电平时，三态反相器8以普通反相器的形式进行工作，而当控制信号φ2处于逻辑L电平时，它的输出变为高阻抗状态。
开关19的打开和闭合由控制信号φ2B控制，并且当控制信号φ2B为逻辑H电平时开关闭合，而当控制信号φ2B为逻辑L电平时开关打开。
现在说明比较器的工作情况。图5为显示本发明第二个实施例比较器工作过程的时序流程图。首先，在从时刻t1到t2的取样期间，控制信号φ2和φ2B分别处于逻辑L电平和逻辑H电平，比较器的工作与本发明第一实施例的情况相同。
第二，在从时刻t2到t3的放大期间，在时刻t2之后t3之前设置一个时刻t4，是使三态反相器8能完成放大操作的最小时间，在从时刻t4到t3期间，控制信号φ2处于逻辑H电平，而控制信号φ2B处于逻辑L电平。因此，三态反相器8仅在时刻t4到t3期间以普通反相器的形式工作，同时，三态反相器8放大反相器7的输出电压并将之输出，由反相器17和18组成的双稳态多谐振荡器保持三态反相器8的输出电压。在此期间，开关19保持打开，所以由反相器17和18组成的双稳态多谐振荡器中保持的数据并不保持在由反相器20和21组成的后续的双稳态多谐振荡器中，而由反相器20和21组成的双稳态多谐振荡器输出在前一期间所保持的数据。
在从时刻t4到t3的期间，P沟道MOS晶体管11和N沟道MOS晶体管16导通，所以当反相器7的输出电压或三态反相器8的输入电压接近所述逻辑阈值电压时，三态反相器8有电流流过。然而，为三态反相器8提供输入电压的反相器7已经在时刻t4之前的时刻t2开始放大操作，并且在时刻t4反相器7的输出电压已经变得稳定地远离所述逻辑阈值电压，所以，在从时刻t4到t3期间，与本发明第一实施例比较器相比，三态反相器8中流电流很小。
另外，在从时刻t2到t4期间，控制信号φ2处于逻辑L电平，而控制信号φ2B处于逻辑H电平，所以三态反相器8处于高阻抗状态，并且流过的电流变为零。
如上所述，按照本发明第二实施例比较器，在时刻t2到t3的部分放大期间内，三态反相器8和开关19受到控制。因此，与本发明第一实施例的情况相比，除了能减少电路元件外，在放大期间，可使流过三态反相器8的电流也得到减少，从而得到能够降低电流消耗和噪声更小的比较器。
作为一个特殊的例子，在反相器7和三态反相器8中的电流相等并且从时刻t2到t4的时间约等于整个循环的四分之一的情况下，在单独一个比较器中，或者在整个模数转换器中，电流减少10％到20％。
现在考察图6，该图是表示本发明第三实施例比较器的电路方框图，第三实施例比较器的结构与本发明第二实施例比较器的不同之处在于比较器的输入部分变为对称型的。然而，除了上述元件之外，其它的元件与第二实施例中的元件相同，并用相同的参考字符表示，以省略对相同元件的详细说明。
如图6所示，本发明第三实施例的比较器包括信号电压输入端1；参考电压输入端2；开关23，24；电容器25，26；反相器27，28；开关29，30；电容器31，32；开关33，34，35；电容器36；三态反相器8；控制输入端9；反相器17，18；开关19；反相器20，21；输出端22。
通过信号电压输入端1将模拟信号电压加到开关23的一端。开关23的另一端与电容器25的一端相连，电容器25的另一端与反相器27的输入端相连。
开关29连接在反相器27的输出端和输入端之间，并且三态反相器8的输入端13连接在反相器27的输出端。
通过参考电压输入端2将用于比较的参考电压加供到开关24的一端。开关24的另一端与电容器26的一端相连，而电容器26的另一端与反相器28的输入端相连。
开关30连接在反相器28的输出端和输入端之间，反相器28的输出端还与电容器36的一端相连，而电容器36的另一端被加给低电势电源电压VSS。
电容器36为一补偿电容，用于匹配反相器27，28的负载情况，并将电容器36的电容值设定为等于三态反相器8的输入端13的电容值。
电容器31的一端与反相器27的输出端相连，并且开关34连接在电容器31的另一端和反相器28的输入端之间。
电容器32的一端与反相器28的输出端相连，而开关33连接在电容器32的另一端和反相器27的输入端之间。
开关35连接在电容器25位于开关23一侧的那端与电容器26位于开关24一侧的那端之间。
开关23，24，29，和30的打开和闭合操作由控制信号φ1控制，而且，当控制信号φ1处于逻辑H电平时，这些开关单个地被闭合，而当控制信号φ1处于逻辑L电平时，这些开关单个地被打开。
开关35的打开和闭合操作由控制信号φ1B控制，控制信号φ1B为控制信号φ1的反相信号，而且，当控制信号φ1B处于逻辑H电平时，该开关闭合，而当控制信号φ1B处于逻辑L电平时，该开关打开。
当控制信号φ2处于逻辑H电平时，三态反相器8以普通反相器的形式工作，而当控制信号φ2处于逻辑L电平时，它的输出端14为高阻抗状态。
开关19的打开和闭合操作由控制信号φ2B控制，而且，当控制信号φ2B处于逻辑H电平时，该开关闭合，而当控制信号φ2B为逻辑L电平时，该开关打开。
开关33，34的打开和闭合操作由控制信号φ3控制，而且，当控制信号φ3处于逻辑H电平时，这些开关单个地被闭合，而当控制信号φ3处于逻辑L电平时，这些开关单个地被打开。
现在说明比较器的工作情况。图7是表示本发明第三实施例比较器工作的时序流程图。首先，在从时刻t1到t2的取样期间，控制信号φ1，φ1B，φ2，φ2B，和φ3分别处于逻辑H，逻辑L，逻辑L，逻辑H和逻辑H电平，从而开关23，24，29和30被闭合，而开关35被打开。因此，来自信号电压输入端1的模拟信号电压通过开关23被输入到电容器25，而来自参考电压输入端2的参考电压通过开关24被输入到电容器26。
在此期间，反相器27的输入端和输出端由开关29连接，并保持在反相器27的逻辑阈值电压，致使电容器25存储的电荷对应于所述模拟信号电压和反相器27的逻辑阈值电压之间的差。同样，在此期间，反相器28的输入端和输出端由开关30连接，并保持在反相器28的逻辑阈值电压，以致电容器26存储的电荷对应于所述参考电压和反相器28的逻辑阈值电压之间的差。
另外，关闭开关33，34，用以抵消偏置，以致电容器31，32充入的电压为反相器27和28的逻辑阈值电压之差，这个差是由晶体管之间的差异所致的。
其次，在从时刻t2到t3的放大期间，控制信号φ1和φ1B分别处于逻辑L电平和逻辑H电平，从而开关23，24，29，和30被打开，而开关35被闭合。因此，存储在电容器25和26中的电荷重新分配，从而所述模拟信号电压和参考电压之间差值的两个半值电压各被送入反相器27和28的输入端，并被放大。
而且，在从时刻t2到t4的期间，控制信号φ3处于逻辑L电平，所以这段时间电容器31，32分离。然后，由于在时刻t4控制信号φ3处于逻辑H电平，从而当实现抵消偏置并使来自反相器27，28的输出电压被放大为较大的值时，反相器27，28执行锁存操作。
另外，在从时刻t4到t3期间，三态反相器8执行放大操作。
要指出的是，三态反相器8，反相器17，18，开关19以及反相器20，21的操作形式与本发明第二实施例比较器的操作形式相同。
如上所述，根据本发明第三实施例的比较器结构，对称型的比较器能使电路元件的数目减少为在本发明第二实施例比较器的情况下所看到的数目，并且在放大期间能够减少流过三态反相器8的电流，给出一种能减少电流消耗和低噪声的比较器，增强了对同相噪声的灵敏度。
以下参照图8，该图是表示本发明第四实施例比较器的电路图。第四实施例比较器的结构与本发明第二实施例比较器的不同之处在于反相器18变为三态反相器37，并且反相器21变为三态反相器39。不过除上述元件外，其它元件与第二实施例中的元件相同，并且用相同的参考字符表示，以省略对相同元件的详细说明。
当控制信号φ2处于逻辑H电平时，三态反相器8以普通反相器的形式工作，而当控制信号φ2处于逻辑L电平时，该三态反相器8变为高阻抗状态。
开关19的打开和闭合由控制信号φ2B控制，当控制信号φ2B为逻辑H电平时，该开关被闭合，而当控制信号φ2B为逻辑L电平时，该开关被打开。
当把表示为逻辑H电平的控制信号φ2B加给控制输入端38时，三态反相器37以普通反相器的形式进行操作，并且，当把表示为逻辑L电平之控制信号φ2B加给控制输入端时，该反相器的输出端变为高阻抗状态。
当把表示为逻辑H电平的控制信号φ2加给控制输入端40时，三态反相器39以普通反相器的形式工作，当把表示为逻辑L电平的控制信号φ2加给控制输入端时，该反相器的输出端变为高阻抗状态。
现在说明这种比较器的工作情况。当控制信号φ2和φ2B分别变为逻辑L和H电平时，三态反相器8的输出端14变为高阻抗状态，并且开关19闭合，于是，由相连的反相器17和三态反相器37组成的双稳态多谐振荡器所保持的数据被输出到后级反相器20，所述反相器17和三态反相器37相连用以实现正反馈，以锁存数据。
另外，当控制信号φ2和φ2B分别变为逻辑H电平和逻辑L电平时，三态反相器8以普通反相器的形式工作，并且三态反相器8的输出电压被加给反相器17。但这时开关19打开，以便由相连的反相器20和三态反相器39组成的双稳态多谐振荡器锁存数据，并将之输出；所述反相器20和三态反相器39相连用以实现正反馈，以锁存数据。
因此，即使在把数据写入各自的双稳态多谐振荡器时三态反相器8，37的输出电压彼此不同，也可以使流过三态反相器8，37的电流受到抑制。同样，即使三态反相器17和三态反相器39的输出电压互不相同，也可以使流过三态反相器17和三态反相器39的电流受到抑制。
如上所述，根据本发明第四实施例比较器的结构，可使电路元件减少为在本发明第二实施例比较器情况下所看到的电路元件数目，而且，与本发明第二实施例比较器相比，可以进一步减小流过的电流，因而，可以提供能明显减少电流消耗，而且噪声更低的比较器。
以下参照图9，该图是表示本发明第五实施例模数转换器的电路方框图。如图9所示，本发明第五实施例的模数转换器包括模拟信号输入端41；梯形电阻42；编码器43；数字信号输出端44；比较器51-5n(n为自然数)。
对每个单个的比较器51-5n，使用的是图3所示本发明第一实施例的比较器。
比较器51-5n中的每一个都包括信号电压输入端1，并且通过模拟信号输入端41将同样的模拟信号电压分别输入到各信号电压输入端1。
梯形电阻42用作分压装置，它利用一组串联连接的电阻将高位参考电压VRH和低位参考电压VRL之间的电位差分为n级彼此不同的电压差，并且将最终的各参考电压分别加给比较器51-5n的相应参考电压输入端2。
编码器43接收各比较器51-5n比较结果的输出，将它们编码成为与所述各比较结果相应的编码，并将最终编码的数字信号输出到数字信号输出端44。
如上所述，按照本发明第五实施例模数转换器的结构，将本发明第一实施例的比较器用于每个比较器51-5n，同时，减少了整个模数转换器中电路元件的数目。
虽然将本发明第一实施例的比较器用作本发明第五实施例模数转换器中的各个比较器51-5n，但作为替换，也可以使用本发明第二、第三、第四实施例比较器中的任何一种。使用本发明第一实施例比较器的最终效果与使用本发明第二、第三、第四个实施例比较器产生的效果相同。
本发明能提供减少电路元件并降低对同相噪声敏感度的比较器，另外还能减少流过比较器中的电流和电流消耗，另外，作为这种比较器的应用，还实现一种模数转换器。
权利要求
1.一种比较器，包括选择单元，用于选择性地输出信号电压和参考电压；第一电容器，它的一端接收来自所述选择单元的输出；第一反相器，它的输入端与所述第一电容器的另一端相连；第一开关，位于所述第一反相器的输入端和输出端之间；第一三态反相器，它的输入端与所述第一反相器的输出端相连；第一锁存单元，它的输入端与所述第一三态反相器的输出端相连；第二开关，位于所述第一锁存单元的输出端和第二锁存单元的输入端之间。
2.根据权利要求1所述的比较器，其特征在于，当所述选择单元选择信号电压时，所述第一和第二开关被闭合，并且所述第一三态反相器的输出变为高阻抗状态；而当所述选择单元选择参考电压时，所述第一和第二开关被打开，并且所述第一三态反相器以反相器的形式工作。
3.根据权利要求1所述的比较器，其特征在于，当所述选择单元选择信号电压时所述第一和第二开关被闭合，并且所述第一三态反相器的输出变为高阻抗状态；当所述选择单元选择参考电压时，所述第一开关被打开；并且在所述第一开关变为打开状态之后，所述第一三态反相器的输出端从高阻抗状态变为以反相器形式工作的状态，所述第二开关从闭合状态变为打开状态。
4.根据权利要求3所述的比较器，其特征在于，所述第一锁存单元包括第二反相器，它的输入端与所述第一三态反相器的输出相连，它的输出端与所述第二开关的一端相连；第二三态反相器，它的输入端与所述第二反相器的输出相连，它的输出端与所述第二反相器的输入相连；所述第二锁存单元包括第三反相器，它的输入端与所述第二开关的输出端相连，它的输出端与所述第二锁存单元的输出端相连；第三三态反相器，它的输入端与所述第三反相器的输出相连，它的输出端与所述第三反相器的输入端相连；并且所述第三三态反相器与所述第一三态反相器同步工作，而所述第二三态反相器与所述第一三态反相器反相同步工作。
5.一种比较器，包括第三开关，位于信号电压输出端和第一电容器的一端之间；第一反相器，它的输入端与所述第一电容器的另一端相连；第一开关，位于所述第一反相器的输入端和输出端之间；三态反相器，它的输入端与所述第一反相器的输出端相连；第一锁存单元，它的输入端与所述三态反相器的输出端相连；第二开关，它的一端位于所述第一锁存单元的输出端和第二锁存单元的输入端之间；第四开关，位于参考电压输出端和第二电容器的一端；第四反相器，它的输入端与所述第二电容器的另一端相连；第五开关，位于所述第四反相器的输入端和输出端之间；第六开关，位于所述第一电容器的所述一端和所述第二电容器的所述一端之间；第七开关和第三电容器串联连接在所述第一反相器的输入端和所述第四反相器的输出端之间；第八开关和第四电容器串联连接在所述第四反相器的输入端和所述第一反相器的输出端，其中，信号电压和参考电压同时分别输出给所述第一电容器的所述一端和所述第二电容器的所述一端，同时，所述第七和第八开关被接通；所述第一开关被接通以便在所述第一电容器的两端保持信号电压与所述第一反相器的偏置电压之间的电压差；所述第五开关被接通以便在所述第二电容器的两端保持参考电压与所述第四反相器的偏置电压之间的电压差；在信号电压和参考电压同时被分别输出到所述第一电容器的所述一端和所述第二电容器的所述一端之后，所述第三、第四、第七、第八开关被断开，同时，所述的第六开关被接通，并使用所述第一反相器断开所述第一和第五开关，以放大信号电压与参考电压之间的电压差的大约一半；在所述第一和第五开关被断开之后，所述第七和第八开关被接通，同时所述三态反相器以反相器的形式工作，在所述三态反相器的输出端输出所述第一反相器的输出电压。
6.根据权利要求5所述的比较器，其特征在于，所述信号电压和参考电压同时分别被输出到所述第一电容器的所述一端和所述第二电容器的所述一端，同时，所述三态反相器的输出端从作为反相器工作的状态变为高阻抗输出端状态，即使在所述第一开关和第五开关被断开之后，也保持所述高阻抗输出端状态；在所述的第一开关和第五开关被断开之后，所述三态反相器从输出端高阻状态变为反相器工作状态，以便在所述三态反相器的输出端输出所述第一反相器的输出电压。
7.一种模数转换器，包括多个比较器，用来接收同一个信号电压，每个所述比较器包括选择单元，它选择性地输出信号电压和参考电压；第一电容器，它的一端用来接收来自所述选择单元的输出；第一反相器，它的输入端与所述第一电容器的另一端相连；第一开关，位于所述第一反相器的输入端和输出端之间；第一三态反相器，它输入端与所述第一反相器的输出端相连；第一锁存单元，它的输入端与所述第一三态反相器的输出端相连；和第二开关，它的一端位于所述第一锁存单元的输出端和所述第二锁存单元的输入端之间；分压单元，用以将参考电压加给所述的每个比较器；和编码器，用以接收来自各比较器的输出，并输出编码的数字信号。
全文摘要
带有三态反相器的比较器,用于模数转换器,所述三态反相器位于数据寄存单元的输入端一侧,其中省去数据寄存单元输入端一侧所需的开关,能够减少比较器中所用的元件数目,并可通过在比较器输出稳定之后将三态反相器作为普通反相器工作,而明显地减小流过三态反相器的电流。
文档编号H03K5/08GK1388647SQ0212035
公开日2003年1月1日 申请日期2002年5月23日 优先权日2001年5月25日
发明者仁井康夫 申请人:日本电气株式会社