专利名称：电平移动电路、显示装置及便携式终端的制作方法
技术领域：
本发明涉及电平移动电路、显示装置及便携式终端。更具体地说，本发明涉及使用具有大的特性变化的晶体管在绝缘衬底上形成的电平移动电路、将该电平移动电路用作外围驱动电路的显示装置以及包括该显示装置作为屏幕显示单元的便携式终端。
背景技术：
在图9中示出了现有技术的电平移动电路的示例性结构。在这一例子中的电平移动电路将具有低电压幅度，例如3.3V的输入信号IN电平移动(电平转换)为具有高电压幅度，例如6.5V的信号。如从图9中所看到的，电平移动电路包括两个偏压移动单元(bias shift unit)101和102、电平移动单元103和输出单元104。
如果这种类型的电平移动电路由具有大的特性变化的晶体管，例如TFTs(薄膜晶体管)形成，除输入信号IN外，必须输入输入信号IN的反相信号XIN以便可靠地激活该电路。或者，代替反相信号XIN，必须输入具有输入信号IN的幅度的中间电平的参考电势Ref。必须直接将输入信号IN和XIN(或Ref)输入到电平移动单元103的输入级的源中。
如上所述，在除输入信号IN外，外部输入反相信号XIN的结构中，需要外部IC，用于基于输入信号IN，生成反相信号XIN，以及电平移动电路所需的输入信号端的数量为2。另一方面，在输入参考电势Ref的结构中，需要外部Ref电源。
如果直接将外部输入的信号IN和XIN(或Ref)输入到电平移动单元103的输入级的源中，电流在外部输入端中流动，从而当接通电源或等等时，使过电流进入外部IC。这会在外部IC上引起锁定。
鉴于上述问题，已经做出了本发明，以及本发明的目的是提供一种电平移动电路，当其由具有大的特性变化的晶体管形成时，能可靠地电平移动单相的输入信号，还提供一种使用该电平移动电路的显示装置，以及包括该显示装置作为屏幕显示单元的便携式终端。
发明内容
本发明的电平移动电路形成在绝缘衬底上，并包括由第一电源驱动的互补发生器单元，该第一电源具有与从该衬底的外部输入的信号的幅度电压相等的幅度电压，该互补发生器单元用于由该单相输入信号生成互补信号；以及由具有高于该第一电源的电压的第二电源驱动的电平移动单元，用于变换该互补信号的电平。电平移动电路用于具有在与形成显示单元相同的透明绝缘衬底上形成的、用于移动来自衬底的外部的输入信号的电平以便驱动显示单元的电平移动电路的显示装置，以及用作这一电平移动电路。使用这种电平移动电路的显示装置位于便携式终端上，诸如PDA(个人数字助理)或便携式电话，用作其屏幕显示单元。
使用具有大特性变化的晶体管，例如TFTs，在绝缘衬底，诸如玻璃衬底上形成的电路显示出比在硅衬底上形成的电路更低的TFT特性。因此，需要电平移动电路来将输入信号的电平移动成高电压幅度。在绝缘衬底上形成电平移动电路的情况下，当从衬底的外部将单相信号输入到电平移动电路时，在衬底上形成的电平移动电路的互补发生器单元由单相信号生成互补信号，并将其提供到电平移动单元。电平移动单元将该互补信号从低电压幅度电平移动到高电压幅度。
图1是表示根据本发明的第一实施例的电平移动电路的示例性结构的电路图。
图2是表示根据第一实施例的电平移动电路的电路操作的时序图。
图3是表示根据本发明的第二实施例的电平移动电路的示例性结构的电路图。
图4是表示根据第二实施例的电平移动电路的电路操作的时序图。
图5是表示根据本发明的液晶显示装置的示例性结构的框图。
图6是表示像素结构的例子的电路图。
图7是表示接口电路的内部结构的特定例子的框图。
图8是示意性地表示根据本发明的PDA的结构的外部视图。
图9是表示现有技术的电平移动电路的示例性结构的电路图。
具体实施例方式
在下文中，将参考附图详细地描述本发明的实施例。
图1是表示根据本发明的第一实施例的电平移动电路的示例性结构的电路图。假定使用具有大特性变化的晶体管，例如具有高阈值Vth的TFTs，在绝缘衬底，诸如玻璃衬底上形成根据第一实施例的电平移动电路。从图1可以看出，根据这一实施例的电平移动电路包括互补发生器(complementarygenerator)单元11、两个偏压移动单元12和13、电平移动单元14和输出单元15。使用TFTs，将这些单元形成在绝缘衬底上。
电平移动电路具有接地(GND)端16、电路输入端17、两个电源端18和19以及电路输出端20。等于从衬底的外部输入的信号的幅度电压(例如3.3V)的第一电源电压VCC被施加到到电源端18上。高于第一电源电压VCC的第二电源电压VDD(例如，6.5V)被施加到电源端19上。
由两个级联反相器，例如第一CMOS反相器和第二CMOS反相器形成互补发生器单元11，第一CMOS反相器具有串联连接在VCC电源线(在下文中，称为VCC线)和GND线之间的PMOS晶体管Qp11以及NMOS晶体管Qn11，每个晶体管具有与电路输入端17相连的栅极，第二CMOS反相器具有串联连接在VCC线和GND线之间的PMOS晶体管Qp12和NMOS晶体管Qn12，每个晶体管具有与MOS晶体管Qp11和Qn11的共用漏极节点相连的栅极。
在互补发生器单元11中，当将输入信号IN输入到电路输入端17中时，从第一CMOS反相器的输出端，即MOS晶体管Qp11和Qn11的共用漏极节点输出输入信号IN的反相信号XIN，以及从第二CMOS反相器的输出端，即MOS晶体管Qp12和Qn12的共用漏极节点输出与输入信号IN同相的信号IN。换句话说，由等于从衬底的外部输入的信号幅度电压的第一电源电压VCC驱动互补发生器单元，以便由输入信号IN生成互补信号IN和XIN。
偏压移动单元12由串联连接在VDD电源线(在下文中，称为VDD线)和GND线间的PMOS晶体管Qp13和Qp14形成。MOS晶体管Qp13的栅极与GND线相连，以及MOS晶体管Qp14的栅极与用于传送输入信号IN的同相信号的信号线(在下文中，称为IN线)相连。偏压移动单元12使同相信号IN的DC偏压偏移。
偏压移动单元13由串联连接在VDD线和GND线间的PMOS晶体管Qp15和Qp16形成。MOS晶体管Qp15的栅极与GND线相连，以及MOS晶体管Qp16的栅极与用于传送输入信号IN的反相信号XIN的信号线(在下文中，称为XIN线)相连。偏压移动单元13使反相信号XIN的DC偏压偏移。
电平移动单元14包括两个PMOS晶体管Qp17和Qp18，以及四个NMOS晶体管Qn13至Qn16。两个PMOS晶体管Qp17和Qp18具有与VDD线相连的源极以及共同相连的栅极，以及MOS晶体管Qp17的栅极和漏极相连，从而形成电流镜电路。
NMOS晶体管Qn13具有与PMOS晶体管Qp17的漏极相连的漏极，与偏压移动单元12的输出端，即PMOS晶体管Qp13和Qp14的漏-源共用节点相连的栅极，以及与XIN线相连的源极。NMOS晶体管Qn14具有与PMOS晶体管Qp18的漏极相连的漏极、与偏压移动单元13的输出端，即PMOS晶体管Qp15和Qp16的漏-源共用节点相连的栅极，以及与IN线相连的源极。
NMOS晶体管Qn15具有与偏压移动单元13的输出端相连的漏极、与偏压移动单元12的输出端相连的栅极，以及与XIN线相连的源极。NMOS晶体管Qn16具有与偏压移动单元12的输出端相连的漏极、与偏压移动单元13的输出端相连的栅极，以及与IN线相连的源极。因此，电平移动单元14由源-输入型电流镜放大器形成，即，反相信号XIN和同相信号IN被分别输入到输入级的NMOS晶体管Qn13和Qn14的源极。
输出单元15由第一CMOS反相器和第二CMOS反相器形成，第一CMOS反相器具有串联连接在VDD电源线和GND线之间的PMOS晶体管Qp19和NMOS晶体管Qn19，每个晶体管具有与电平移动单元14的输出端，即，MOS晶体管Qp18和Qn14的共用漏极节点相连的栅极，以及第二CMOS反相器具有串联连接在VDD线和GND线之间的PMOS晶体管Qp20和NMOS晶体管Qn20，每个晶体管具有与MOS晶体管Qp19和Qn19的共用漏极节点相连的栅极。
在下文中，将参考图2所示的时序图描述具有上述结构的、根据第一实施例的电平移动电路的电路操作。在下面的描述中，举例来说，输入信号IN是脉冲信号。
当经电路输入端17输入具有0至3.3V幅度的单相输入脉冲时，互补发生器单元11由这一输入脉冲生成0V至3.3V的互补(同相和反相)脉冲。由偏压移动单元12和13使其DC偏压偏移某一电压的所生成的互补脉冲被输入到电平移动单元14的NMOS晶体管Qn13和Qn14的栅极。
使未由偏压移动单元12和14偏压偏移的互补脉冲相交并输入到NMOS晶体管Qn13和Qn14的源极。特别地，未被偏压偏移的反相脉冲被输入到偏压被偏移的同相脉冲被输入到其栅极的NMOS晶体管Qn13的源极。未被偏移偏压的同相脉冲被输入到偏压被偏移的反相脉冲被输入到其栅极的NMOS晶体管Qn14的源极。
因此，使未被偏移偏压的互补脉冲相交并输入到形成电流镜放大器的NMOS晶体管Qn13和Qn14的源极，从而允许快速电平移动到高电压幅度(在这一例子中为6.5V)，如果电平移动电路由具有大特性变化和高阈值Vth的TFTs形成的话。电平移动单元14具有直接将互补脉冲输入到源，然而，由互补发生器11的反相器提供流过源的DC电流，导致在外部时钟线中无DC电流流过的结构。
在具有电流镜放大器的电平移动单元14中，具有0至3.3V幅度的互补脉冲被电平移动到具有0至6.5V幅度的脉冲，然后经输出单元15，被输出为与来自电路输出端20的输入脉冲IN同相的单相输出脉冲OUT。
如上所述，使用具有大特性变换的晶体管，例如，具有高阈值Vth的TFTs，在绝缘衬底，诸如玻璃衬底上形成的电平移动电路配备有由具有与从衬底的外部输入的信号的幅度电压相同的幅度电压的第一电源(VCC)驱动的互补发生器单元11，以便由单相输入信号IN生成互补信号，因此，不再需要外部输入反相信号XIN。因此，不需要外部IC来基于输入信号IN生成反相信号XIN，以及能去除电平移动电路的一个端子。
此外，不直接将输入信号IN从外部输入到源-输入电平移动单元14的源，但由互补发生器11的反相器接收以便将该信号转换成互补信号，然后从此输入。这导致在输入端17中无DC电流流动，并消除过电流流入当电源接通等等时传送输入信号IN的外部信号线的危险。
由于根据这一实施例的电平移动电路使用源输入型的电平移动单元4，会发生一些电路延迟。然而，这一电平移动电路能电平移动输入信号IN以及实时将其输出为输出信号OUT，从而实现非常高的操作速度。这适合于电平移动高操作频率时钟信号。
在使用TFTs在硅衬底上形成电路的情况下，低电压幅度(在这一例子中为0至3.3V)的信号足以驱动该电路。因此，不需要用于将该输入信号电平移动为高电压幅度的电平移动电路。另一方面，使用TFTs在绝缘衬底，诸如玻璃衬底上形成的电路显示出低于在硅衬底上形成的电路的TFT特性。因此，这种电路必须包括用于将该输入信号电平移动为高电压幅度以便正确地激活该电路的电平移动电路。作为使用TFTs在绝缘衬底上形成的电平移动电路，根据这一实施例的电平移动电路是适当的。
(第二实施例)图3是表示根据本发明的第二实施例的电平移动电路的示例性结构的电路图。假定与根据第一实施例的电平移动电路相同，根据这一实施例的电平移动电路使用具有大特性变化的晶体管，例如具有高阈值Vth的TFTs形成在绝缘衬底，诸如玻璃衬底上。从图3可以看出，根据这一实施例的电平移动电路包括互补发生器单元21、第一锁存单元22和第二锁存单元23。这些单元使用TFTs，形成在绝缘衬底上。
电平移动电路具有控制端24、接地(GND)端25、电路输入端26、两个电源端27和28，以及电路输出端29。将采样脉冲SP从衬底的外部输入到控制端24中。等于从衬底的外部输入的信号的幅度电压(例如3.3V)的第一电源电压VCC被施加到电源端27上。高于第一电源电压VCC的第二电源电压VDD(例如6.5V)被施加到电源端28上。
互补发生器单元21由两个级联反相器，例如，第一CMOS反相器和第二CMOS反相器形成，第一CMOS反相器具有串联连接在VCC线和GND线之间的PMOS晶体管Qp21和NMOS晶体管Qn21，每个晶体管具有与电路输入端26相连的栅极，以及第二CMOS反相器具有串联连接在VCC线和GND线之间的PMOS晶体管Qp22和NMOS晶体管Qn22，每个晶体管具有与MOS晶体管Qp21和Qn21的共用漏极节点相连的栅极。
在互补发生器单元21中，当将输入信号IN输入到电路输入端26中时，从第一CMOS反相器的输出端，即MOS晶体管Qp21和Qn21的共用漏极节点输出输入信号IN的反相信号XIN，以及从第二CMOS反相器的输出端，即MOS晶体管Qp22和Qn22的共用漏极节点输出与输入信号IN同相的信号IN。换句话说，由等于从衬底的外部输入的信号的幅度电压的第一电源电压VCC驱动互补发生器单元21，以便由输入信号IN生成互补信号IN和XIN。
第一锁存单元22由CMOS反相器221、CMOS锁存元件222以及反相器电路223形成。CMOS反相器221由串联连接在VDD线和GND线间、其栅极共同连接的PMOS晶体管Qp23和NMOS晶体管Qn23形成。CMOS反相器221使经控制端24输入的具有0至3.3V幅度的采样脉冲SP反相，并且还将其电平移动到具有6.5至0V幅度的采样脉冲SP。
CMOS锁存元件222包括具有串联连接、其栅极共同相连的PMOS晶体管Qp24和NMOS晶体管Qn24的第一CMOS反相器，以及具有串联连接、其栅极共同相连的PMOS晶体管Qp25和NMOS晶体管Qn25的第二CMOS反相器。这些CMOS反相器的输入和输出端被交叉连接。
更具体地说，第一CMOS反相器的输入端，即MOS晶体管Qp24和Qn24的共同栅极节点与第二CMOS反相器的输出端，即MOS晶体管Qp25和Qn25的共同漏极节点相连，以及第二CMOS反相器的输入端，即MOS晶体管Qp25和Qn25的共同栅极节点与第一CMOS反相器的输出端，即MOS晶体管Qp24和Qn24的共同漏极节点相连。
PMOS晶体管Qp26连接在CMOS锁存元件222的电源端和VDD线之间。对经控制端24输入的采样脉冲SP的低电平周期，使PMOS晶体管Qp26接通以便将电源电压VDD提供到CMOS锁存元件222，以及对采样脉冲SP的高电平周期，使其截止以便中断将电源电压VDD提供到CMOS锁存元件222。因此，将采样锁存型的锁存元件22构造为电平移动单元。
NMOS晶体管Qn26连接在CMOS锁存元件222的第一CMOS反相器的输入端和互补发生器单元21的第二CMOS反相器的输出端之间，以及NMOS晶体管Qn27连接在CMOS锁存元件222的第二CMOS反相器的输入端与互补发生器单元21的第一CMOS反相器的输出端之间。对采样脉冲SP的高电平周期，使NMOS晶体管Qn26和Qn27接通以便采样互补信号，即同相信号和反相信号，以及将它们提供到CMOS锁存元件222。
反相器电路223由第一CMOS反相器和第二CMOS反相器形成，第一CMOS反相器具有串联连接、其栅极共同连接的PMOS晶体管Qp28和NMOS晶体管Qn28，第二CMOS反相器具有串联连接、其栅极共同连接的PMOS晶体管Qp29和NMOS晶体管Qn29。由经PMOS晶体管Qp26提供的电源电压VDD驱动反相器电路223。
在反相器电路223中，将第一和第二CMOS反相器的输入端，即MOS晶体管Qp28和Qn28的共同栅极节点和MOS晶体管Qp29和Qn29的共同栅极节点分别与CMOS锁存元件222的第一和第二CMOS反相器的输出端相连。第一和第二CMOS反相器的输出端，即MOS晶体管Qp28和Qn28的共同漏极节点和MOS晶体管Qp29和Qn29的共同漏极节点分别与NMOS晶体管Qn30和Qn31的漏极相连。对由CMOS反相器221电平移动的采样脉冲SP的高电平周期，使NMOS晶体管Qn30和Qn31接通以便将在CMOS锁存元件222中锁存的互补信号传送到下一第二锁存单元23。
第二锁存单元23由CMOS锁存器231和CMOS反相器232形成。CMOS锁存器231具有第一CMOS反相器和第二CMOS反相器，第一CMOS反相器具有串联连接在VDD线和GND线之间、其栅极共同连接的PMOS晶体管Qp32和NMOS晶体管Qn32，第二CMOS反相器具有串联连接在VDD线和GND线之间、其栅极共同连接的PMOS晶体管Qp33和NMOS晶体管Qn33。这些CMOS反相器的输入和输出端交叉连接。
更具体地说，第一CMOS反相器的输入端，即NMOS晶体管Qp32和Qn32的共同栅极节点与第二CMOS反相器的输出端，即MOS晶体管Qp33和Qn33的共同漏极节点相连，以及第二CMOS反相器的输入端，即MOS晶体管Qp33和Qn33的共同栅极节点与第一CMOS反相器的输出端，即MOS晶体管Qp32和Qn32的共同漏极节点相连。第一和第二CMOS反相器的输入端分别与第一锁存单元22的NMOS晶体管Qn30和Qn31的源极相连。
CMOS反相器232由串联连接在VDD线和GND线之间、其栅极共同连接的PMOS晶体管Qp34和NMOS晶体管Qn34形成。CMOS反相器232的输入端，即MOS晶体管Qp34和Qn34的共同栅极节点与CMOS锁存器232的第一CMOS反相器的输出端相连，以及CMOS反相器232的输出端，即，MOS晶体管Qp34和Qn34的共同漏极节点与电路输出端29相连。
在下文中，将参考图4所示的时序图，描述具有上述结构的、根据第二实施例的电平移动电路的电路操作。在下面的描述中，举例来说，输入信号IN为脉冲信号。
当经电路输入端26输入具有0至3.3V幅度的单相的输入脉冲时，互补发生器单元21由这一输入脉冲生成0V至3.3V的互补(同相或反相)脉冲。通过对经控制端24输入的采样脉冲SP的高电平周期、接通NMOS晶体管Qn26和Qn27，采样所生成的互补脉冲，然后输入到第二锁存单元22的CMOS锁存元件222中。
当采样脉冲SP变低时，使NMOS晶体管Qn26和Qn27截止以便中断互补脉冲输入到CMOS锁存元件222中。同时，使PMOS晶体管26接通以便将电源电压VDD提供到CMOS锁存元件222。第一锁存单元22，即CMOS锁存元件222在当采样脉冲SP变低时存储(锁存)数据。
在同一周期，由CMOS反相器221反相的采样脉冲SP变高，以及使第一锁存单元22的NMOS晶体管Qn30和Qn31接通，以便将锁存在CMOS锁存元件222中的数据传送到第二锁存单元23同时写入CMOS锁存元件231中。在第一锁存单元22锁存下一数据为止的周期中，所写入的数据仍然存储在CMOS锁存元件231中。由CMOS反相器232反相所锁存的数据，然后从电路输出端29输出作为与输入脉冲IN同相的单相输出脉冲OUT。
如上所述，使用具有大特性变化的晶体管，例如具有高阈值Vth的TFTs，在绝缘衬底，诸如玻璃衬底上形成的电平移动电路配备有由具有与从衬底的外部输入的信号的幅度电压相同的幅度电压的第一电源(VCC)驱动的互补发生器单元21以便由单相输入信号IN生成互补信号，从而实现与第一实施例相似的优点。
特别地，不再需要从衬底的外部输入反相信号XIN。因此，不需要用于基于输入信号IN，生成反相信号XIN的外部IC，以及能消除电平移动电路的一个端子。此外，输入信号IN不被直接从外部输入到第一锁存单元22中，而是由互补发生器单元21的反相器接收以便将该信号转换成然后输入到其中的互补信号。这导致在输入端26中无DC电流流动，以及消除了过电流流入当使电源接通等等时传送输入信号IN的外部信号线的危险。
在根据这一实施例的电平移动电路中，基本上，与根据第一实施例的电平移动电路不同，由不会导致DC电流恒定地流动的采样-锁存型锁存电路实现电平移动单元，从而降低了功耗。因此，根据这一实施例的电平移动电路适合于低功耗目的。
在上述实施例中，每个互补发生器单元11和21由例如两个级联反相器形成。这一结构的优点在于不会使DC电流在输入端117或26中流动。然而，互补发生器单元11或21不一定由两个反相器形成，只要其能由单相输入信号产生互补信号即可，并且可以单个反相器形成，其中能由该反相器的输入端和输出端获得互补信号。
根据上述第一和第二实施例的电平移动电路能用作例如，用在集成驱动电路显示装置中的、用于将从衬底的外部输入的低电压幅度信号电平移动为高电压幅度信号的电平移动电路，该集成驱动电路显示装置具有在其上形成具有像素矩阵的显示单元的相同透明衬底上形成的外围驱动电路。
(应用例子)图5是表示根据本发明的显示装置，例如液晶显示装置的示例性结构的框图。在图5中，具有像素矩阵的显示单元(像素单元)32形成在透明绝缘衬底，例如玻璃衬底31上。玻璃衬底31面对另一玻璃衬底，在它们之间，具有预定间隔，以及在两个衬底间放置液晶材料，从而形成显示面板(LCD面板)。
图6中示出了显示单元32的像素结构的例子。排列成矩阵的每个像素50包括用作像素晶体管的TFT(薄膜晶体管)51、具有与TFT51的漏极相连的像素电极的液晶元件52，以及具有与TFT51的漏极相连的一个电极的存储电容器53。液晶元件52是指在像素电极及其对电极(counter electrode)间生成的液晶电容。
在这一像素结构中，TFT51具有与栅极线(扫描线)54相连的栅极，以及与数据线(信号线)55相连的源极。液晶元件52的对电极与VCOM线56相连，如对像素所通用的。经VCOM线56，将共用电压VCOM(VCOM电势)施加到液晶元件52的对电极上，如对像素所通用的。存储电容器53的另一电极(对电极端的端子)与CS线57相连，如对像素所通用的。
在执行IH(H表示水平周期)反相驱动或1F(F表示半帧周期)反相驱动的情况下，基于VCOM电势，使将写入每个像素的显示信号极性反相。在与IH反相驱动或1F反相驱动结合执行其中在每个1H或1F使VCOM电势的极性反相的VCOM反相驱动的情况下，与VCOM电势同步，也使施加到CS线57的CS电势的极性反相。然而，根据这一实施例的液晶显示装置不限于VCOM反相驱动。
再次参考图5，在与形成显示单元32的相同的玻璃衬底31上形成的是例如接口(IF)电路33、定时发生器(TG)34，以及在显示单元32的左面的参考电压驱动器35；在显示单元32的上面的水平驱动器36；在显示单元32的右边的垂直驱动器37；以及在显示单元32的下面的CS驱动器38和VCOM驱动器39。显示单元32的这些外围驱动电路和像素晶体管由低温多晶硅或CG(连续晶粒)硅制成。
在具有上述结构的液晶显示装置中，将低电压幅度(例如3.3V幅度)主时钟MCK、水平同步脉冲Hsync、垂直同步脉冲Vsync以及R(红)、G(绿)和B(蓝)并行输入显示数据Data经柔性电缆(衬底)40外部输入到玻璃衬底31中，并通过接口电路33电平移动(电平转换)成高电压幅度(例如6.5V)信号。
将电平移动的主时钟MCK、水平同步脉冲Hsync以及垂直同步脉冲Vsync提供到定时发生器34。定时发生器34基于主时钟MCK、水平同步脉冲Hsync和垂直同步脉冲Vsync，生成驱动参考电压驱动器35、水平驱动器36、垂直驱动器37、CS驱动器38以及VCOM驱动器39所需的各种定时脉冲。将电平移动的显示数据Data提供到水平驱动器36。
水平驱动器36包括例如水平移位寄存器361、数据采样锁存电路362，以及DA(数模)转换电路(DAC)363。水平移位寄存器361响应由定时发生器34提供的水平启动脉冲HST，开始移位操作，并生成在一个水平周期中与同样由定时发生器34提供的水平时钟脉冲HCK同步顺序传送的采样脉冲。
与由水平移位寄存器361生成的采样脉冲的同步中，数据采样锁存电路362在一个水平周期中顺序地采样和锁存从接口电路33输出的显示数据Data。在水平消隐周期中，将对应于一行的锁存数字数据进一步传送到行存储器(未示出)。由DA转换电路363将对应于一行的数字数据转换成模拟显示信号。
DA转换电路363是例如参考电压选择型DA转换电路，用于从对应于由参考电压驱动器35提供的灰度级的数量的参考电压中选择出对应于该数字数据的参考电压，以及用于将所选定的电压输出为模拟显示信号。对应于从DA转换电路363输出的一行的模拟显示信号Sig被输出到对应于显示单元32的m个水平像素的数据行55-1至55-n。
垂直驱动器37由垂直移位寄存器和门缓冲器形成。在垂直驱动器37中，垂直移位寄存器响应由定时发生器34提供的垂直启动脉冲VST，启动移位操作，并生成扫描脉冲以便在一个垂直周期中、与同样由定时发生器34提供的垂直时钟脉冲VCK同步地顺序地传送。所生成的扫描脉冲经门缓冲器顺序地输出到对应于显示单元32的m个垂直像素的栅极线54-1至54-m。
当通过垂直驱动器37的垂直扫描，将扫描脉冲顺序地输出到栅极线54-1至54-m时，依次逐行选择显示单元32的像素。同时，经数据线55-1至55-n，将对应于从DA转换电路363输出的一行的模拟显示信号Sig写入到对应于一行的选定像素中。重复这一逐行写入操作，从而允许显示一屏幕的图象。
CS驱动器38生成上述CS电势，并经图6所示的CS线57，将其施加到存储电容器53的另一电极上，如对像素所通用的。假定显示信号的幅度是例如0至3.3V，在执行VCOM反相驱动的情况下，在作为最小电平的0V(地电平)和作为最大电平的3.3V间交替地反相CS电势。
VCOM驱动器39生成上述VCOM电势。只要将从VCOM驱动器39输出的VCOM电势经柔性电缆输出到玻璃衬底31的外部。输出到外部的VCOM电势通过VCOM调整电路41，并经柔性电缆40再次输入到玻璃衬底31。经图6所示的VCOM线56，将输入的VCOM电势施加到液晶元件52的对电极上，如对像素所通用的。
如在此所使用的，VCOM电势是具有基本上与CS电势相同的幅度的AC电压。然而，在实际使用中，当将信号从栅极线54，经TFT51写入液晶元件52的像素电极时，由于寄生电容等等，在图6所示的TFT51中出现电压降，以及VCOM电势必须是DC偏移该电压降量的AC电压。VCOM电势由VCOM调整电路41DC偏移。
VCOM调整电路41由将VCOM电势输入到其中的电容器C、连接在电容器C的输出端和外部电源VCC间的可变电阻器VR，以及连接在电容器C的输出端和地之间的电阻器R形成。VCOM调整电路41调整施加到液晶元件52的对电极上的VCOM电势的DC电平，即，将DC偏移增加到VCOM电势上。
在具有上述结构的液晶显示装置中，在与形成显示单元32相同的面板(玻璃衬底31)上集成形成水平驱动器36和垂直驱动器37，以及外围驱动电路，诸如接口电路33、定时发生器34、参考电压驱动器35、CS驱动器38以及VCOM驱动器39。因此，能构造具有所集成的所有驱动电路的显示面板而没有任何外部衬底、IC或晶体管电路，从而降低整个系统的尺寸和成本。
在集成驱动电路液晶显示装置中，由根据第一和第二实施例的电平移动电路实现形成接口电路33的电平移动电路。如上所述，将主时钟MCK、水平同步脉冲Hsync、垂直同步脉冲Vsync以及R(红)、G(绿)、以及B(蓝)并行输入显示数据Data从衬底的外部输入到接口电路33中。在用例如6位表示一个颜色的情况下，显示数据Data为18位数据(＝6位×3)。
图7表示接口电路33的内部结构的特定例子。在这一例子中的接口电路33包括对应于外部输入主时钟MCK、水平同步脉冲Hsync、垂直同步脉冲Vsync以及18位显示数据Data的21个输入电平移动(LS)电路42-1至42-21。由根据第一和第二实施例的电平移动电路实现输入电平移动电路42-1至42-21。由于根据第一和第二实施例的电平移动电路支持单相信号，能将单相信号输入到所有输入电平移动电路42-1至42-1中，从而大大地降低显示面板的输入端的数量。
主时钟MCK是比从衬底的外部输入的低电压幅度(在这一例子中为0V至3.3V)信号的任何其他信号更高频率的信号。最好，由根据第一实施例的电平移动电路，即具有高操作速度的源输入型电平移动电路实现电平移动主时钟MCK的电平移动电路42-1。最好，由根据第二实施例的电平移动电路，即具有低功耗的采样锁存型电平移动电路实现电平移动剩余信号的每个输入电平移动电路42-2至42-21。
因此，具有低功耗的采样锁存型电平移动电路用于除主时钟MCK外的信号，即水平同步脉冲Hsync、垂直同步脉冲Vsync以及18位显示数据Data。因此，能降低整个液晶显示单元的功耗。
在应用例子中，举例来说，使用将液元件用作显示元件的液晶显示装置。然而，本发明不限于这一应用例子，以及可以应用到具有在与形成显示单元相同的衬底上形成的电平移动电路的任何显示装置，诸如将EL元件用作显示元件的EL(场致发光)显示装置。
在上述应用例子中的显示装置，诸如液晶显示装置适合用作小且轻的便携式终端，诸如便携式电话和PDAs(个人数字助理)的屏幕显示单元。
图8是示例性地表示根据本发明的便携式终端，例如PDA的结构的外部视图。
在这一例子中的PDA具有例如折叠结构，其中相对于主体61可以打开和关闭盖62。具有各种键的操作单元63，诸如键盘位于主体61的上表面上。盖62包括屏幕显示单元64。由具有根据第一和第二实施例、在与形成显示单元相同的衬底上形成的电平移动电路的液晶显示装置实现屏幕显示单元64。
如上所述，由于使用根据上述实施例的电平移动电路的液晶显示装置支持从衬底的外部输入的单相信号，不需要用于生成反相信号的外部电路。此外，能大大地降低显示面板的输入端的数量。液晶显示装置用作屏幕显示单元64，从而使实现具有简单的整体结构和更少布线的PDA成为可能，这使得降低尺寸和成本。
尽管通过举例已经描述过PDA的应用，本发明不限于这一应用例子。特别地，根据本发明的液晶显示装置可以适合于任何小且轻的便携式终端，诸如便携式电话。
工业适用性因此，根据本发明，使用具有大特性变化的晶体管，在绝缘衬底上形成的电平移动电路配备有由具有等于从衬底的外部输入的信号的幅度电压的第一电源驱动的互补发生器电路，以便由单相输入信号生成互补信号。因此不再需要外部输入反相信号。因此，不需要用于生成单相信号的反相信号的外部IC，以及能消除电平移动电路的一个端子。此外，输入信号不被直接从外部输入，而是由互补发生器单元接收以便将该信号转换成互补信号，然后输入。这导致在信号输入端中没有DC电流流过，并消除了过电流流入当接通电源等等时传送输入信号的外部信号线的危险。
权利要求
1.一种在绝缘衬底上形成的电平移动电路，包括由第一电源驱动的互补发生器单元，用于由所述单相输入信号生成互补信号，所述第一电源具有与从所述衬底的外部输入的信号的幅度电压相等的幅度电压；以及由具有高于所述第一电源的电压的第二电源驱动的电平移动单元，用于移动所述互补信号的电平。
2.如权利要求1所述的电平移动电路，其中所述电平移动单元包括电流镜电路，并具有源输入电路结构，其中，将所述互补信号输入到所述电流镜电路的输入级晶体管的源极。
3.如权利要求1所述的电平移动电路，其中所述电平移动单元具有采样锁存电路结构，其中，与采样脉冲同步地采样所述互补信号并锁存。
4.一种显示装置，包括在透明绝缘衬底上形成的具有像素矩阵的显示单元；以及与所述显示单元一同形成在所述透明绝缘衬底上的电平移动电路，用于移动来自所述衬底的外部的输入信号的电平以便驱动所述显示单元，其中所述电平移动电路包括由第一电源驱动的互补发生器单元，用于由单相输入信号生成互补信号，所述第一电源具有与从所述衬底的外部输入的信号的幅度电压相等的幅度电压；以及由具有高于所述第一电源的电压的第二电源驱动的电平移动单元，用于移动所述互补信号的电平。
5.如权利要求4所述的显示装置，其中所述电平移动单元包括电流镜电路，并具有源输入电路结构，其中，将所述互补信号输入到所述电流镜电路的输入级晶体管的源极。
6.如权利要求4所述的显示装置，其中所述电平移动单元具有采样锁存电路结构，其中，与采样脉冲同步地采样所述互补信号并锁存。
7.如权利要求4所述的显示装置，其中所述电平移动单元使用源输入型电平移动电路和采样锁存型电平移动电路的组合，用于输入信号，所述信号包括主时钟、水平同步脉冲、垂直同步脉冲以及显示数据，以及由所述源输入型电平移动电路电平移动所述主时钟，以及由所述采样锁存型电平移动电路电平移动所述水平同步脉冲、垂直同步脉冲以及显示数据。
8.如权利要求4所述的显示装置，其中使用低温多晶硅或连续晶粒硅，在所述透明绝缘衬底上形成所述电平移动电路。
9.一种便携式终端，包括显示装置作为屏幕显示单元，所述显示装置包括在透明绝缘衬底上形成的具有像素矩阵的显示单元；以及与所述显示单元一同形成在所述透明绝缘衬底上的电平移动电路，用于移动来自所述衬底的外部的输入信号的电平以便驱动所述显示单元，其中所述电平移动电路包括由第一电源驱动的互补发生器单元，用于由单相输入信号生成互补信号，所述第一电源具有与从所述衬底的外部输入的信号的幅度电压相等的幅度电压；以及由具有高于所述第一电源的电压的第二电源驱动的电平移动单元，用于移动所述互补信号的电平。
全文摘要
当使用从外部向其输入输入信号IN及其反相信号XIN的结构时，需要用于生成这种反相信号XIN到外部的外部IC，以及需要用于输入信号的两个端子。一种包括具有大特性变化的晶体管，例如具有高阈值Vth的TFTs，在绝缘衬底诸如玻璃衬底上形成的电平移动电路。在该电平移动电路中，提供了通过使用第一电源(VCC)由单相输入信号IN生成互补信号的互补发生部分(11)，该第一电源具有与从衬底的外部输入的信号的幅度电压相等的幅度电压作为操作电源。由电平移动部分(14)电平移动由互补发生部分(11)生成的互补信号的电平。结果，不再需要从衬底外部输入反相信号XIN。
文档编号H03K17/687GK1552124SQ03800978
公开日2004年12月1日 申请日期2003年5月26日 优先权日2002年5月30日
发明者木田芳利, 仲岛义晴, 市川弘明, 明, 晴 申请人:索尼株式会社