专利名称：：用于多输入多输出通道的低密度奇偶校验码的码设计与实现的改进的制作方法
技术领域：
：本发明总体上涉及数字信号传输系统，尤其涉及用于在数字信号传输系统中的多输入多输出通道的低密度奇偶校验(LDPC)码的设计与实现。
背景技术：
：信息的射频(RF)发送已经很普遍。通常，一个发送天线发送可以由一个或多个接收天线接收的信号。这种系统的例子包括诸如卫星电视广播的卫星广播、无线电装置和蜂窝电话系统。由于这种系统使用的方便性，因此产生了越来越大的通过这种系统进行更高速数据传输的需求。需要传输大量图片、音频数据和其它数据的无线因特网接入需要通过单个发送天线系统的大吞吐量。许多这样的系统现在已达到了其数据呑吐量的极限，这使得很难在期望这种服务的领域提供无线数据传输。当前的趋势是具有采用多个发送天线和多个接收天线来提高数据吞吐量的多输入多输出(MIMO)系统。MIMO系统的例子有无线局域网(LAN)、蓝牙网络和高速无线(Wi-Fi)网络。MIMO系统使用多条信号路径来把附加数据从一个地方发送到另一个地方，其中这多条信号路径在标准系统中会引起多路径错误和干涉。为了使这种系统能正确地工作，必须设想出用来正确地发送和随后在接收器上重新組合MIMO发送的数据的算法并且将其与MIMO数据一起发送。与单发射天线系统相比，将其MIMO系统理论上把频镨效率提高了一倍。正如单发射天线系统一样，MIMO系统中的数据帧以它们会互相干涉的方式编码，MIMO接收器不能分辨出数据的哪些包最先发出，或者给定帧中的数据由相长干涉还是相消干涉损坏。这种干涉称为"共通道"干涉，其中一个通道的数据干涉另一个通道的数据的接收和解调。在实际应用中，共通道干涉也可能是由于MIMO系统中其它系统算子的发送或其它点发送束。随着MIMO系统发送更多的数据，数据包之间的干涉会增加，这样，信号接收的质量将变差。为确保发送系统能正确地解码所发送的数据，使用了纠错码，具体而言，是前向纠错(FEC)码。但是，在MIMO系统中，由于这些代码可能互相干涉，因此FEC码不能随机地选取。传统上，通过重新设计分配给不同发送器和接收器的频率分配最小化这种干涉的负面效应。但是，由于频率已经由标准固定，所以频率再分配或频率重用不会减轻超过特定点的问题。这样，可以看出在本领域有在广播系统中最小化干涉的需要。也可以看出在本领域有在MIMO系统中正确地选择FEC码的需要。
发明内容为了最小化现有技术中的局限性，并且为了最小化在阅读和理解本说明书时将显而易见的其它局限性，本发明公开了用于设计LPDC码的方法和系统。根据本发明的方法包括配置多个并行的累计引擎，这多个并行累计引擎的个数等于M;使用所述多个并行累计引擎在第一組特定的奇偶位地址累计第一信息位；对每个新信息位为第一组特定的奇偶位地址中的每个成员的奇偶位地址增加预定偏移量；在从所述特定奇偶位地址偏移了预定偏移量的奇偶位地址累计后续的信息位，直到达到M+1个信息位；使用所述多个并行累计引擎在第二组特定的奇偶位地址累计下M个信息位；对每一个新信息位为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；及重复累计和增加地址的步骤，直到信息位用尽。此方法可以可选地包括在多输入多输出(MIMO)系统中^^用用于LDPC编码器中的LDPC码，其中定义M为400，使得预定的偏移量是依赖于代码的，以及通过把每个奇偶位地址加到前面紧挨的奇偶位地址来累计奇偶位。根据本发明的系统包括多个并行累计引擎及奇偶位校验矩阵，该多个并行累计引擎的个数等于M，其中使用该多个并行累计引擎在第一组特定的奇偶位地址累计第一信息位；对每个新的信息位为第一组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；后续的信息位在从该特定奇偶位地址偏移了预定偏移量的奇偶位地址处累计，直到达到M+1个信息位；使用该多个并行累计引擎在第二组特定的奇偶位地址中累计下M个信息位，其中对每个新的信息位为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；并且使用其它组特定奇偶位地址和预定的偏移量累计该多个信息位中的每个信息位，直到累计了该多个信息位中的所有信息位。该系统可以可选地包括在多输入多输出(MIMO)系统中使用用于LDPC编码器或解码器中的LDPC码，其中定义M为400，使得预定的偏移量是依赖于代码的，以及通过把每个奇偶位地址加到前面紧挨的奇偶位地址来累计奇偶位。根据本发明的另一方法包括使用多个并行累计引擎在使用该多个并行累计引擎的第一组特定的奇偶位地址累计第一信息位；对每个新的信息位为第一组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；在从特定奇偶位地址偏移了预定偏移量的奇偶位地址处累计后续的信息位，直到达到具有等于该多个并行累计引擎数量的索引号的信息位；使用该多个并行累计引擎在第二组特定的奇偶位地址累计下一该多个并行累计引擎数量的信息位；并且对每个新的信息位为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；其中使用其它组特定奇偶位地址和预定的偏移量累计该多个信息位中的每个信息位，直到累计了该多个信息位的所有信息位。该方法可以可选地包括在多输入多输出(MIMO)系统中使用用于LDPC编码器或解码器中的LDPC码，其中定义M为400，使得预定的偏移是依赖于代码的，以及通过把每个奇偶位地址加到前面紧挨的奇偶位地址来累计奇偶位。其它的特征和优点在要求保护和公开的系统与方法中是固有的，或者对本领域技术人员来说，将从以下具体描述及其附图显而易见。现在参考附图，其中相同的标号始终表示相应的部分图l说明了本发明的LDPC编码MIMO系统的系统框图；图2说明了本发明的奇偶校验矩阵的子矩阵；及图3A-3C说明了本发明性能的模拟；图4A-4C说明了本发明的短块长LDPC码的性能的模拟；及图5示意了说明本发明示例方法的流程图。具体实施例方式在以下描述中，参考组成本发明一部分并且通过说明示出本发明几种实施方式的附图。应当理解，其它实施方式也可以使用，并且在不背离本发明范围的情况下可以进行结构上的变化。概述本发明在这种系统少dB量的理论限制之内，在没有不适当地增加产生和解码本发明LDPC码所需电路复杂性的情况下，使用低密度奇偶校验(LDPC)码来提高MIMO系统的性能。LDPC码是由Gallager在1962年发现的，但由于当时技术不成熟而不能有效地实现，所以在几十年里没有得到人们的重视。受巻积码迭代解码成功的启发，LDPC码在1995年重新引入，并且在这个主题上产生了很大的兴趣和活动。与巻积码不同，LDPC码具有可容易并行化的解码算法，该算法包括诸如加法、比较和查表等简单运算。除了解码算法和操作的简单性，设计上的挑战是如何在"随机"分配的位节点和校验节点之间建立信道。其中电路中具有与码逻辑节点一样多的物理节点的完全并行体系结构很快就由于节点之间相互连接的复杂性而造成增加的块尺寸变得不可行了。但是，对于其中重用少数物理节点来服务全部逻辑节点的部分并行体系结构而言，主要的问题是在高速应用中从存储器中足够快地为处理中的逻辑节点访问相关的信息。作为抵抗多路径衰减信道有效的方式，多天线输入多天线输出系统近来得到普及。为这些系统引入了时空码来最大化分集和编码增益。但是，由合理复杂度的时空码传递的编码增益是不够的。因此，时空码的性能比能实现的性能大大降低了。本发明用LDPC码代替时空码来提高MIMO系统的性能。此外，本发明说明了用来为这种系统产生适当正确LDPC码来提高数据吞吐量和改善性能的方法。系统图图l说明了本发明的LDPC编码MIMO系统的系统框图。示出了在MIMO系统中的发送器100和接收器200。在发送器100中，有LDPC编码器102、调制器104和给多个天线馈送108馈入的串行到并行模块106。在接收器200中，有输入到检测器204的多个天线馈送202，其中检测器204与LDPC解码器206信道。另外，在不影响本发明范围的情况下，可以在调制器/检测器和通道之间插入正交频分多路复用和其它电路。对于MIMO系统，本发明的LDPC编码器102和LDPC解码器206代替了其它FEC(例如，巻积码)产生器。但是，由于LDPC码潜在的复杂性，本发明以特殊的方式产生在MIMO系统中使用的U)PC码。在诸如MIMO系统的广播应用中，广泛地使用连续模式接收器。在信噪比(SNR)低的环境中工作良好的码与这些接收器105在同步(例如载波相位和载波频率)方面存在不一致。许多数字广播系统在4。5当信噪比(SNR)低时尤其需要对开销的增加；:高性能码与高次调制联合使用时，这种环境是典型的。通常，连续模式接收器利用反馈控制环路来获得和跟踪栽波频率与相位。这种纯基于反馈控制环路的方法容易产生强的射频(RF)相位噪声和热噪声，从而在整体接收器性能上导致高周期滑移率和误差底线(floor)。这样，除了有限的获取范围和长的获取时间外，这些方法还背负着在训练用于特定的性能目标的符号方面增加的开销的负担。此外，这些传统的同步技术依赖于特定的调制方案，从而阻碍了使用调制方案的灵活性。LDPC或其它FEC码或由发送器100产生的码便于高速实现而不会导致任何性能损失。这些从发送器100输出的结构化LDPC码避免把少量校验节点分配到由于调制方案(例如8PSK)而已经容易发生通道误差的位节点上。这种LDPC码与有利地包括诸如加法、比较和表查找的简单操作的巻积码不同，它具有可并行化的解码处理。而且，仔细设计的LDPC码不表现出任何的误差底线迹象，例如，即使信噪比增加，也没有误差的减少。如果存在误差底线，就可能使用诸如Bose/Chaudhuri/Hocquenghem(BCH)码或其它码的另一码来显著地抑制这种误差底线。根据本发明的一种实施方式，在MIMO系统中，发送器100使用下面解释的相对简单的编码技术来产生基于在解码过程中便于有效的存储器访问的奇偶校验矩阵的LDPC码来与接收器200信道。发送器100使用从信息源接受输入110和输出更高冗余的、适合于在接收器200进行误差纠错处理的编码信息流的LDPC编码器102。信息源从离散的字母表X产生k个信号。LDPC码利用奇偶校验矩阵指定。通常，编码LDPC码需要指定产生器矩阵。LDPC编码器203使用通过把结构强加到奇偶校验矩阵上来只利用奇偶校验矩阵的简单编码技术使用输入110产生信号，并且把这些信号传送到调制器205。具体而言，通过约束矩阵的特定部分，在奇偶校验矩阵上加入了限制。这种限制导致可以忽略的性能的损失，因此构成了具有吸引力的折衷。发送方案如图1所示，有iiT个发送天线108和nR个接收天线202。一个通道的发送表示为r-As+n，其中s-Sl，s2，...snT是发送的符号向量,r=n，r2，…r化是接收的符号向量<formula>formulaseeoriginaldocumentpage11</formula>是每对天线之间的复数衰减值矩阵，其中假设卜,」是Rayleigh分布的，并且n是平均高斯白噪声(AWGN)噪声向量。对于后续通道使用的A矩阵，有两种感兴趣的极端情况，即，其中对于每个通道的使用A独立地变化(即理想的交错)的情况，以及其中对于整个FEC帧A是常量(即准静态的衰减)的情况。本发明对MIMO通道应用上述以线性代数描述的特定^pPC码。在维护可能的LDPC码子集的容易存储器访问特征的同时(，MIMO通道中维护LDPC码的高性能是码选择的一个重要特征。LDPC码i殳计和构4象(constellation)位标记图2说明了本发明的奇偶校验矩阵的子矩阵。本发明如下限制LDPC码的奇偶校验矩阵对于M个位节点的组，如果连接到例如dv的第一度(degree)位节点的校验节点编号为那么连接到第i个位节点(kM)的校验节点编号为其中N-K-校验节点总数并且<formula>formulaseeoriginaldocumentpage11</formula>对于后续的M位节点组，通常随机地选择连接到该組第一位节点的校验节点，使得最后，除了一个校验节点少一个度以外，其它所有的校验节点具有相同的度。此外，本发明包括对这些自由常量ai，a2,...，adv(即连接到M的每组中第一位节点的校验节点)的随机搜索，使得最后得到的LDPC码在MIMO通道上具有最优性能。而且在奇偶校验矩阵208定义上强加的结构产生有效的存储器访问。除了前面的限制，该奇偶校验矩阵限制为下面的形式，H(N-K)xN=[A(N-K)xKB(N.K)X(N_K)l,其中B是如图2中所示的阶梯下降三角形，换句话说，根据前面的段落，只有A^amn子矩阵208被选择。从B子矩阵208的结构看，第一校验节点比其它节点少一个度。此外，本发明的LDPC编码器102把大小为k的信息块i，例如，i=(i。山，."iw)系统地编码为大小为n的码字c,例如，c=(io山"..ik.bPo，Ph".P"誦i)。码字的发送以给定的次序从i。开始到结束。该n个码字位首先映射到n/C构像符号中，其中2^为组的大小。然后通过iiT发送天线在n/(CxnT)通道使用中发送该调制的符号。表1种给出了用于不同码率的LDPC码参数(n，k)。具有相应度的位节点的个数在表2中示出。编码器102的任务是为k个信息位的每块(i。山，…，i^)确定n-k个奇偶位(P0,Pi，…Pn-!M)。选择多个并行引擎，并且每个并行引擎在特定的奇偶位地址累计信息位。例如，但不是作为限制，可以选择400个并行引擎。在不背离本发明范围的情况下，可以选择更多或更少的并行引擎。首先，初始化奇偶位为零，即，P。-p产P产".-Pn-k-产0。然后，在特定的奇偶位地址，即在表4到表6的第一行中指定的那些奇偶位地址，累计第一信息位io，其中对于信息位中的每次增加有依赖于代码率的偏移量。在不背离本发明范围的情况下，其它奇偶位地址和偏移量也可以使用。例如，对于率2/3(表4)，累计如下Po=A)''0，=1。，Pm=ei0,Pj4M=Pmojlo,Pi加-P'加lo,P鹏=P鹏:o，P罚-A"l'o'=P加''o，P"抑=P"抑@'0,P柳-P说，/o，P加=Pm"^'=f。，80(1='o，其中所有的相加都是用通用快速加法(2)(GF(2))的格式。继续这个例子，下399个信息位的累计是在im进行，m=l，2，.."399，在奇偶位地址(x+mmod400xq}mod(n國k)累计im，其中，x表示与第一位io对应的奇偶位累计器的地址，而q是在表3中指定的依赖于编码率的偏移量常量。继续这个例子，对于率2/3，q=10。因此，对于例如信息位h,在偏移量奇偶位矩阵位置发生的累计如下Pl0=/>10@/,,=^，P鹏=P，WS，A"3=P34。A,P,柳=A鄉A,P鹏=P3的5A，P7=P加A,P加6=A，P"90=P"90A，P欲K=P加，0A，P加=''I,A,"=A",''1,幼dAl37=P加7A然后，如通过400个并行引擎在偏移量奇偶位矩阵位置所处理的，对下400个信息位产生这种累计。当完成对每个并行引擎的第一组累计后，将会有另外的信息位需要处理。在该例子中，有400个并行引擎，当第401个信息位到达时，累计就必须发生。对于第401个信息位，即，i自，本发明转换切换累计发生的位置。表4到表7的第二行给出了用于下次并行引擎计算的奇偶位累计器的地址。以类似的方式，使用公式《x+mmod400xq》mod(n-k)，获得用于随后399个信息位im，m=401，402，...，799的奇偶位累计器的地址，其中x表示与信息位i柳对应的奇偶位累计器的地址，即，表4到表7的第二行中的条目。以类似的方式，对于每一组400个新的信息位，使用表4到表7的新行来查找奇偶位累计器的地址。当所有的信息位都处理完后，最终获得的奇偶位如下，从i-l开始，按顺序地执行下面的操作，即，P产Pi0PM，i-l，2，…，n-k誦l，并且最终Pi,i-0，l，…，n誦k-l的内容等于奇偶位Pi。LDPC编码的位一列一列地填充两维交错矩阵。对于8-PSK调制该矩阵具有3列，对于16-QAM调制有4列，对于32-QAM调制有5列，而对于64-QAM调制有6列。然后根据图3中的位标记，该矩阵的每一行映射到映像符号。对于QPSK，不执行交错。交错的跨度是一个LDPC帧的长度。在接收器端，LDPC解码器和检测器来回迭代软信息，以提高性能。每三次LDPC编码器迭代后执行一次解码器迭代。性能结果图3A-3C说明了本发明性能的模拟。本发明代码的性能结果在图3A-3B中示出。图3A示出了在具有3个发送天线和3个接收天线的MIMO系统中，利用3/4率的32-QAM码的准静态衰减通道的模拟性能300，显示了仙农信道容量302作为比较。图3B示出了在具有4个发送天线和4个接收天线的MIMO系统中，利用2/3率的64-QAM编码的准静态衰减通道的模拟性能304，显示了仙农信道容量306作为比较。图3C示出了在具有4个发送天线和4个接收天线的MIMO系统中，利用1/2率的QPSK编码的准静态衰减通道的模拟性能308，显示了仙农信道容量310作为比较。本发明的迭代LDPC解码器/MIMO检测器的性能在FER-1(T2处，大约与仙农极限差1.5dB。图4A-4C说明了本发明短块长LDPC码性能的模拟。对于通道衰减非常慢的特定无线LAN应用来说，增加由LDPC解码器206产生的编码块长度也许不会产生足够好的性能来调整额外的复杂性。在这些情景中，也许具有完全并行解码体系结构的短块长LDPC码是优选的。表8和9示出了具有率1/2和2/3的两种LDPC码的奇偶校验矩阵。在每种情况下码长度都是N=192。表中的第i行给出了连接到笫i位节点的校验节点。流程图图5是说明根据本发明的方法的流程图。块500说明了执行配置多个并行累计引擎的步骤，该多个并行累计引擎的个数等于M。块502说明了执行使用该多个并行累计引擎在第一组特定的奇偶位地址累计第一信息位的步骤。块504说明了执行对每个新的信息位，为第一组特定的奇偶位地址的每个成员的奇偶位地址增加预定的偏移量的步骤。块506说明了执行在从所述特定奇偶位地址偏移了预定偏移量的奇偶位地址累计后续的信息位，直到达到M+l个信息位的步骤。块508说明了执行使用该多个并行累计引擎，在第二组特定的奇偶位地址累计下M个信息位的步骤。块510说明了执行对每个新的信息位，为第二組特定的奇偶位地址的每个成员的奇偶位地址增加预定的偏移量的步骤。块512说明了重复执行块508和510，直到信息位用尽。结论这部分是对本发明优选实施方式描述的总结。上述本发明优选实施方式描述的给出是为了说明和描述。它不打算是要穷尽的，或者要将本发明限制到所公开的精确形式。在上述教义的启发下，许多的修改和变化都是可能的。本发明公开了用于设计LDPC码的方法和系统。根据本发明的方法包括配置多个并行累计引擎，该多个并行累计引擎的个数等于M;使用该多个并行累计引擎在第一組特定的奇偶位地址累计第一信息位；对每个新的信息位为第一组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；在从特定奇偶位地址偏移了预定偏移量的奇偶位地址处累计后续信息位，直到M+1个信息位到达；使用该多个并行累计引擎在第二组特定的奇偶位地址累计下M个信息位；对每个新的信息位为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；及重复累计和增加地址，直到信息位耗尽。该方法可以可选地包括在多输入多输出(MIMO)系统中使用用于LDPC编码器中的LDPC码，其中定义M为400，4吏得预定的偏移量是依赖于代码的，以及通过把每个奇偶位地址加到前面紧挨的奇偶位地址来累计奇偶位。根据本发明的系统包括多个并行累计引擎及奇偶位校验矩阵，该多个并行累计引擎的个数等于M，其中使用该多个并行累计引擎在第一组特定的奇偶位地址累计第一信息位；对每个新的信息位为笫一组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；后续的信息位在从特定奇偶位地址偏移了预定偏移量的奇偶位地址处累计，直到M+1个信息位到达；使用该多个并行累计引擎在第二组特定的奇偶位地址累计下M个信息位，其中对每个新的信息位为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量，并且使用其它组特定奇偶位地址和预定的偏移量累计该多个信息位中的每个信息位，直到累计了该多个信息位中的所有信息位。该系统可以可选地包括在多输入多输出(MIMO)系统中使用用于LDPC编码器或解码器中的LDPC码，其中定义M为400、使得预定的偏移量是依赖于代码的，以及通过把每个奇偶位地址加到前面紧挨的奇偶位地址来累计奇偶位。根据本发明的另一方法包括使用多个并行累计引擎在使用该多个并行累计引擎的第一组特定的奇偶位地址累计第一信息位；对每个新的信息位为第一组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；在从特定奇偶位地址偏移了预定偏移量的奇偶位地址处累计后续的信息位，直到达到具有等于该多个并行累计引擎数量的索引号的信息位；使用该多个并行累计引擎在第二组特定的奇偶位地址累计下一多个并行累计引擎数量的信息位；并且对每个新的信息位为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；其中使用其它组的特定奇偶位地址和预定的偏移量累计该多个信息位中的每个信息位，直到累计了该多个信息位的所有信息位。该方法可以可选地包括在多输入多输出(MIMO)系统中使用用于LDPC编码器或解码器中的LDPC码，其中定义M为400，使得预定的偏移量是依赖于代码的，以及通过把每个奇偶位地址加到前面紧挨的奇偶位地址来累计奇偶位。本发明的范围并不打算由该具体描述限制，而是由所附权利要求及其等价物限制。上述说明、例子和数据提供了本发明构成物的制造和使用的完整描述。由于在不背离本发明宗旨和范围的情况下，可以产生本发明的许多实施方式，因此本发明在于下文所附的权利要求及其等价物。200580032386.3说明书第14/30页表1一LDPC码参数(n，k)<table>tableseeoriginaldocumentpage18</column></row><table>表2-不同度的位节点的数量<table>tableseeoriginaldocumentpage18</column></row><table>表3-q值<table>tableseeoriginaldocumentpage18</column></row><table>表4-奇偶位累计器的地址(率2/3)01531876340312983085277231611802988323318512127124232843160035713509173279429852641366230919322182633643146433714305537675649217262607209571S42559816303150916083558052623231505230522317259433诉41714383122965753187863卯81737711322962823401550925191769表5-奇偶位累计器的地址(率1/2)129223230286658130682393229013174943687492648735448071829145381407444647568165126645158157823436275436671732022923696165734684364572774166548231917179584478458256206266179611501817307085714563556101583964421945721780113342195778105555290359761671254453259551693305110264342039175525927261313359976956199184105274494106700110346761151179484436表6-奇偶位累计器的地址(率3/4)010711268595804194715647131736161822813171138227517634522254675110512661824U611586261784031442101422938745210422110802368118732022261192531806711431422145126513903167321291193029421067313331214柳2270511271197表7-奇偶位累计器的地址(率5/6)01265柳6141408156521228339153913529911125154319812114651063638826邻512113423966卯277021232525570576152915868602S0910793141911140111013991665148261592633561341034956711192卯1210117783418咖03811478112461752163128434801321表8-R=l/2LDPC码的奇偶校验矩阵(N=192)20337717834889492588227322667864024240335823846456281406059982538254295979465445917828卯58875353468453731386383558416307589774863657088790412917569552342186600338932861551270195369273725636476478828376854385247023272156719139387120286780949323685044199441507510751492513818g3450251110576975954457911674268932628066163737972390216115858894112087185356939080353744231274159405546784288226971513176465184712376473174335796871193626052182165436647141744216481476104252774730632930696425994366497139459586122219187422261314132368548115337266145365925701122334455667788991010111112121313141415151616171718181919202021212222232324242525262627272828292930303131323233333434353536363737383839394040414142424343444445454646474748484949505051515252535354545555565657575858595960606161626263636464656566666767686S696970707171727273737474757576767777787879798080818182828383848485858686878788888989909091919292939394949595表9-R=2/3LDPC码的奇偶校验矩阵(N=192)132251U5532593613854IS21174557261616021391556433415，274039655355536193952313630615260395832322453025202542553756112050595232424347557602720113863352315574002256219413784713324614948372431425251565157295717471619151045161262548141945546322224533291462213450643433178555823331676374650632938601150186022415444142495349260144110565963713581237396260562324300192740263831542859154748352353313458526314350122925544776243361315443044340285129133311105172935522741252747422146144324630326358218151453162294104321531245487103459834019551746315991618353451152848533378192433444220112362432421812264320492S93544469614014503949171412636720211128628648536336624601338551498284463462106023421817303895821565222275733454001122334455667788991010111112213131414151516161717181819192020212122222323242425252626272728282929303031313232333334343535363637373838393940404141424243434444454546464747484849495050515152525353545455555656575758585959606061616262636权利要求1、一种用于设计广播系统中低密度奇偶校验(LDPC)码的方法，该LDPC码用于编码包括多个信息位的数据，该方法包括a)配置多个并行累计引擎，所述多个并行累计引擎的个数等于M；b)使用所述多个并行累计引擎在第一组特定的奇偶位地址累计第一信息位；c)对每个新的信息位，为第一组特定的奇偶位地址的每个成员的奇偶位地址增加预定的偏移量；d)在从该特定奇偶位地址偏移了预定偏移量的奇偶位地址处累计后续信息位，直到达到M+1个信息位；e)使用该多个并行累计引擎在第二组特定的奇偶位地址累计下M个信息位；f)对每个新的信息位，为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；及重复(e)到(f)，直到信息位耗尽。2、如权利要求1所述的方法，其中LDPC码在多输入多输出(MIMO)系统中使用。3、如权利要求2所述的方法，其中预定的偏移量是依赖于代码的。4、如权利要求3所述的方法，还包括通过把每个奇偶位地址加到前面紧挨着的奇偶位地址来累计奇偶位。5、如权利要求4所述的方法，其中LDPC码在LDPC编码器中使用。6、如权利要求5所述的方法，其中M是400。7、如权利要求5所述的方法，其中LDPC码是短块长码。8、一种广播系统中的低密度奇偶校验(LDPC)编码器，用来编码包括多个信息位的数据，该编码器包括多个并行累计引擎，该多个并行累计引擎的个数等于M;及奇偶位校验矩阵，其中使用该多个并行累计引擎在第一组特定的奇偶位地址累计第一信息位；对每个新的信息位，为第一组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；在从特定奇偶位地址偏移了预定偏移量的奇偶位地址处累计后续的信息位，直到达到M+1个信息位；使用该多个并行累计引擎在第二组特定的奇偶位地址累计下M个信息位，其中对每个新的信息位，为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；及使用其它组特定的奇偶位地址和预定的偏移量累计该多个信息位中的每个信息位，直到累计了该多个信息位中的所有信息位。9、如权利要求8所述的系统，其中LDPC码在多输入多输出(MIMO)系统中使用。10、如权利要求9所述的系统，其中预定的偏移量是依赖于代码的。11、如权利要求10所述的系统，还包括通过把每个奇偶位地址加到前面紧挨着的奇偶位地址来累计奇偶位。12、如权利要求11所述的系统，其中LDPC码在LDPC编码器中使用。13、如权利要求12所述的方法，其中M是400。14、如权利要求12所述的方法，其中LDPC码是短块长编码。15、一种用于设计低密度奇偶校验(LDPC)码的方法，其中LDPC码用于编码包括多个信息位的数据，该方法包括a)使用多个并行累计引擎在使用该多个并行累计引擎的第一组特定的奇偶位地址累计第一信息位；b)对每个新的信息位，为第一组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；c)在从特定奇偶位地址偏移了预定偏移量的奇偶位地址处累计后续的信息位，直到达到具有等于该多个并行累计引擎数量的索引号的信息位；d)使用该多个并行累计引擎在第二组特定的奇偶位地址累计下一该多个并行累计引擎数量的信息位；及e)对每个新的信息位，为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；其中使用其它组特定的奇偶位地址和预定的偏移量累计该多个信息位中的每个信息位，直到累计了该多个信息位中的所有信息位。16、如权利要求15所述的方法，其中LDPC码在多输入多输出(MIMO)系统中使用。17、如权利要求16所述的方法，其中预定的偏移量是依赖于代码的。18、如权利要求17所述的方法，还包括通过把每个奇偶位地址加到前面紧挨着的奇偶位地址来累计奇偶位。19、如权利要求18所述的方法，其中M是400。20、如权利要求18所述的方法，其中LDPC码是短块长码。全文摘要公开了用于设计LDPC码的方法和系统。根据本发明的方法包括配置多个并行累计引擎，该多个并行累计引擎的个数等于M；使用该多个并行累计引擎在第一组特定的奇偶位地址累计第一信息位；对每个新的信息位为第一组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；在从该特定奇偶位地址偏移了预定偏移量的奇偶位地址处累计后续信息位，直到达到M+1个信息位；使用该多个并行累计引擎在第二组特定奇偶位地址累计下M个信息位；对每个新的信息位为第二组特定的奇偶位地址中的每个成员的奇偶位地址增加预定的偏移量；并且重复累计和增加地址，直到信息位耗尽。文档编号H03M13/00GK101341659SQ200580032386公开日2009年1月7日申请日期2005年8月3日优先权日2004年8月13日发明者孙凤文,李琳南,穆斯塔法·埃勒兹申请人:直视集团公司