专利名称：扇出缓冲器及其方法
技术领域：
本发明一般涉及电子学，更具体地，涉及形成半导体器件和结构的方法。
背景技术：
过去，半导体工业利用多种方法和结构建立扇出缓冲器，如用于系统不同部件的时钟分布网络的扇出缓冲器。在大多实施例中，扇出缓冲器利用平行匹配路径试图由一个时钟输入信号发生多个匹配的时钟信号。最小化来自多个路径的时钟信号间的歪斜(skew)，以便输出时钟信号时间上精确匹配是重要的。然而，由于过程变化，总线上电压降，操作中的交互作用导致的多个参数失配，和其它失配导致输出时钟信号间的小量歪斜。歪斜影响使用来自扇出缓冲器时钟信号的系统操作。歪斜通常引起系统比预期的运行速度慢，从而避免错误的系统操作。
因此，有必要具有减小时钟歪斜的扇出缓冲器。
发明内容
图1示意地示出按照本发明扇出缓冲器部分的实施例；和图2按照本发明示意地示出半导体器件放大的平面图，其包括图1和图2中的扇出缓冲器。
为了简单清楚地说明，图中的元件没有必要按比例，且不同图中相同的参考数字表示相同的元素。此外，公知步骤和元素的描述和细节被省略以便说明的简洁。如这里所用的，载流电极意味着这样的器件元件，其携带电流通过器件，如MOS晶体管的源极或漏极，或双极晶体管的发射极或集电极或二极管的阴极或阳极，而控制电极意味着控制电流通过器件的元件，如MOS晶体管的栅极或双极晶体管的基极。虽然，这里解释的器件是某种NPN晶体管，本领域普通技术人员可以理解按照本发明，互补器件也是可以的。
图1示意说明扇出缓冲器10一部分的实施例，其最小化缓冲器10多个输出端的输出信号间的歪斜。缓冲器10包括输入接收器11，多个分配门(distribution gates)包括分配门15，23和31，和多个输出跟随器(follower)包括输出跟随器16，24，和32。输入接收器11接收信号，如时钟信号，并形成表示接收信号的输出信号。接收的信号通常来自外部信号源。接收器11的输出端连接至多个分配门的输入端。分配门并行连接以便形成多个信号，以便形成多个基本类似于接收器11输入端接收的信号。连接接收器11的输出端到多个分配门输入端的导体阻抗通常是匹配的，以便最小化分配门输入端接收的信号。每个分配门的输出端通常连接到输出跟随器的输入端，该输出跟随器发生基本等于从分配门接收的输出信号的输出信号。然而，输出跟随器的输出信号通常随输出跟随器的阈值电压漂移。此外，相应输出跟随器的输入端间彼此短路，以便减小多个输出跟随器输入信号间的歪斜，从而最小化输出跟随器的输出端信号间的歪斜。
优选实施例中，接收器11是由双极差分放大器形成的差分接收器，例如发射极耦合的逻辑(ECL)门，具有输入端12和13及输出端46和47。此外，每个分配门15，23和31是由双极差分放大器形成的差分分配门，例如ECL门。每个分别门包括两个耦合为差分对的双极晶体管，相应集电极电阻器，由双极晶体管形成的电流源和串联电阻器。每个差分分配门具有一对差分输入端和一对差分输出端。每个差分输出端连接到发射极跟随器，其包括具有串联集电极电阻器连接到电源的集电极的双极晶体管和形成发射极跟随器输出端的发射极。每个输出跟随器16，24和32包括一对发射极跟随器，每个发射极跟随器连接到相应分配门的一个差分输出端。连接到差分分配门正输出端的所有发射极跟随器的输入端被短路到一起，以便最小化正发射极跟随器输入端接收的信号间歪斜。类似地，连接到分配门互补输出端的发射极跟随器的所有输入端被短路到一起，以便最小化互补发射极跟随器输入端接收信号间歪斜。优选地，将发射极跟随器输入端短路到一起的导体尽可能靠近发射极跟随器基极定位。短路所有相应输入端到一起减小由于金属压降(metal drop)的变化，电容延迟，输入负载，噪声，和串音影响导致的输入信号的时序变化。因为相应发射极跟随器的所有基极连接到一起，所有输入信号应是彼此相同的，因此输出信号也相同。
为了实施缓冲器10的该功能，缓冲器10的输入端12连接到接收器11的输入端，并连接到接收器11的差分对的晶体管40的基极。缓冲器10的输入端13连接到接收器11的第二输入端和接收器11的差分对的晶体管41的基极。晶体管41的发射极共同连接到晶体管40的发射极，并连接到接收器11的电流源晶体管44的集电极。晶体管44的基极连接到接收器11的偏压输入端38，而晶体管44的发射极连接到接收器11的电流源电阻器45的第一端。电阻器45的第二端经公共功率反馈端37连接到功率反馈端39。晶体管40的集电极连接到输出47并连接到接收器11的集电极电阻器42的第一端。电阻器42的第二端经公共功率输入端36共同连接到接收器11的电阻器43的第一端，缓冲器10的功率输入端35。电阻器43的第二端共同连接到输出端46和晶体管41的集电极。栅极15的第一输入端共同连接到输出端46，栅极23的第一输入端，和栅极31的第一输入端。栅极15的第二输入端共同连接到输出端47，栅极23的第二输入端，和栅极31的第二输入端。栅极15的差分对的晶体管50基极连接到栅极15的第一输入端，而栅极15的差分对第二晶体管51的基极连接到栅极15的第二输入端。发射极晶体管50共同连接到晶体管51的发射极和栅极15的电流源晶体管54的集电极。晶体管54的基极连接到偏压输入端38，晶体管54的发射极连接到栅极15的电流源电阻器55的第一端。电阻器55的第二端连接到反馈端37。晶体管50的集电极共同连接到栅极15的输出端57和栅极15的集电极电阻器52的第一端。电阻器52的第二端连接到栅极15的集电极电阻器53的第一端和功率输入端36。电阻器53的第二端连接到栅极15的输出端56和电阻器51的集电极。栅极23的差分对的晶体管70的基极连接到栅极23的第一端，而栅极23的差分对的第二晶体管71的基极连接到栅极23的第二输入端。晶体管70的集电极共同连接到栅极23的输出端77，并连接到栅极23的集电极电阻器72的第一端。电阻器72的第二端连接到栅极23的集电极电阻器73的第一端和输入端36。电阻器73的第二端连接到栅极23的第二输出端76和晶体管71的集电极。晶体管71的发射极共同连接到晶体管70的发射极和栅极23的电流源晶体管74的集电极。晶体管74的基极连接到偏压输入端38，晶体管74的发射极连接到栅极23的电流源晶体管75的第一端。电阻器75的第二端连接到反馈端37。晶体管91的基极连接到栅极31的第一收入端，而栅极31的差分对的第二晶体管92的基极连接到栅极31的第二输入端。晶体管92的发射极共同连接到晶体管91的发射极和栅极31的电流源晶体管95的集电极。晶体管95的基极了解到偏压输入端38，而晶体管95的发射极连接到栅极31的电流源电阻器96的第一端。电阻器96的第二端连接到反馈端37。晶体管91的集电极共同连接到栅极31的输出端98和栅极31的集电极电阻器93的第一端。电阻器93的第二端共同连接到输入端36和栅极31的集电极电阻器94的第一端。电阻器94的第二端共同连接到栅极31的输出端97和晶体管92的集电极。跟随器16的晶体管61的基极连接到跟随器16的第一输入端64，跟随器16的晶体管60的基极连接到跟随器16的第二输入端65。晶体管61的集电极共同连接到输入端36和晶体管60的集电极。晶体管61的发射极连接到缓冲器10的输出端17，而晶体管60的发射极连接到缓冲器10的输出端18。跟随器24的晶体管81的基极连接到跟随器24的第一输入端84，而跟随器24的第二晶体管80的基极连接到跟随器24的第二输入端85。晶体管81的集电极连接到输入端36和晶体管80的集电极。晶体管81的发射极连接到缓冲器10的输出端25，而晶体管80的发射极连接到缓冲器10的输出端26。跟随器32的晶体管102的基极连接到跟随器32的第一输入端105，跟随器32的晶体管101的基极连接到跟随器32的第二输入端106。晶体管102的集电极连接到输入端36和晶体管101的集电极。晶体管102的发射极连接到缓冲器10的输出端33，而晶体管101的发射极连接到缓冲器10的输出端34。
在一个实施例中，缓冲器10在半导体芯片上形成，该芯片被组装到半导体预装件115上，在图2中用虚线框示出。输入端12和13，功率输入端35，功率反馈端39，和输出端17，18，25，26，33，和34是半导体预装件的所有终端。
虽然缓冲器10是用差分输入接收器和差分分配门描述的，本领域技术人员可以理解差分接收器和差分分配门可以是单端放大器。例如，每个都可以是一个输入端连接到偏压而第二个输入端连接到接收输入信号的差分放大器。此外，本领域技术人员也可以理解双极晶体管可用MOS晶体管取代，且输出跟随器可以是源跟随器。
虽然在每个路径中缓冲器10是用分配门示出的，本领域技术人员可以连接几个分配门可串联，或某些串联分配门可驱动其它并联分布路径，如树结构中那样。
图2示意示出半导体器件120实施例一部分的放大的平面视图，该半导体器件120在半导体芯片121上形成。缓冲器10在芯片121上形成。为了图形的简单，芯片121也可包括图2中没有示出的其它电路。缓冲器10和器件120是用本领域技术人员公知的半导体制造技术在芯片121上形成的。
综上所述，显然本发明公开了新型器件和方法。其中包括形成具有输出跟随器的扇出缓冲器，其至少配置第一组输出跟随器，其中输入端短路到一起。
虽然本发明是借助优选实施例描述的，显然许多替换和变化对本领域技术人员是显然的。更特别地，本发明已经就特殊NPN晶体管结构作了说明，虽然该方法可应用到其它双极晶体管，和MOS，BiCMOS，和其它晶体管结构。此外，为了说明的清楚性，整个说明书中使用术语“连接的”，但是其与“耦合的”意思相同。因此，“连接的”应被解释为直接连接或间接连接。
权利要求
1.一种扇出缓冲器，其包括第一差分放大器，其被耦合以接收输入信号并在第一输出端响应地形成第一输出信号；第二差分放大器，其与第一差分放大器并联耦合以接收输入信号并在第二输出端响应地形成第二输出信号；和第一输出跟随器，其被耦合到第一差分放大器，以接收第一输出信号并耦合到第二差分放大器，以接收第二输出信号。
2.如权利要求1所述的扇出放大器，其进一步包括第二输出跟随器，其被耦合到第一差分放大器，以接收第一输出信号，并耦合到第二差分放大器，以接收第二输出信号，该第二输出跟随器具有耦合到所述扇出缓冲器第一输出端的输出。
3.如权利要求1所述的扇出放大器，其中所述第一差分放大器包括第二输出端，其被耦合到第二输出跟随器和第三输出跟随器。
4.一种形成扇出缓冲器的方法，其包括配置多个分配门以接收输入信号，以及配置多个分配门中的每个分配门以在分配门的输出端响应地形成输出信号；和配置多个输出跟随器，以从多个分配门接收输出信号，并响应地形成扇出缓冲器的输出信号。
5.如权利要求4所述的方法，其中配置多个输出跟随器以从多个分配门接收输出信号包括耦合每个输出跟随器的至少一个控制输入端至每个分配门。
6.如权利要求4所述的方法，其中配置多个分配门以接收输入信号包括配置ECL分配门以接收输入信号。
7.如权利要求6所述的方法，其中配置多个输出跟随器以从多个分配门接收输出信号包括耦合第一多个输出发射极跟随器的控制输入端至每个ECL分配门的第一组输出，并耦合第二多个输出发射极跟随器至每个ECL分配门的第二组输出。
8.一种形成扇出缓冲器的方法，其包括形成多个分配门，每个分配门具有至少一个输出端；以及耦合至少一个输出跟随器，以从多个分配门的每个分配门接收输出信号。
9.如权利要求8所述的方法，其中耦合至少一个输出跟随器以从多个分配门中的每个分配门接收输出信号包括耦合第一多个输出跟随器至每个分配门的第一输出端。
10.如权利要求9所述的方法，其进一步包括耦合第二多个输出跟随器至每个分配门的第二输出端。
全文摘要
在本发明揭示的一个实施例中，扇出缓冲器的多个输出跟随器的输入端连接到多个分配门的输出端。
文档编号H03K19/173GK1838538SQ20061005987
公开日2006年9月27日 申请日期2006年3月20日 优先权日2005年3月21日
发明者艾拉·E.·巴斯凯特 申请人:半导体元件工业有限责任公司