专利名称：时间模数转换器用轨对轨延迟线的制作方法
时间模数转换器用轨对轨延迟线 背景时间-数字转换器(TDC)是用于计量脉冲信号的延迟并将此延迟直接转换成 数字信号的数字电路。TDC广泛用在精确计时仪器中。TDC可使用在半导体工业 中日益盛行的CMOS (互补金属氧化物半导体)工艺来生产。时间模数转换器(TAD)是一种采用时间-数字转换技术来实现的模数转换器 (ADC)。在一类TAD中，首先从输入信号提取出一可变延迟，然后由数字元件 来计量(数字化)此延迟。这些数字元件包括形成延迟线的一连串延迟单元(DU)。 这些DU可以是例如CMOS倒相器。此方式不同于常规ADC之处在于，输入信号 是进入釆样级，而不使用任何模拟设备。在一类TAD中，输入信号被连接到倒相器的正相电源端子K^/。 一时钟控制 的脉冲被施加于该延迟线中的第一倒相器的栅极以图通过连接了该输入信号的 KW端子在输入的脉冲上获得可变的延迟。当在输出脉冲上获得了信号相关的延迟 之后，釆用时间-数字方式将此延迟数字化。由于不需要任何采样-保持电路，因此 全数字设计是可能的。但是，因为延迟线中诸器件有阈值，所以被数字化的输入信 号范围是有限的。FA/端子上低于DU (倒相器)中PMOS和NMOS器件的阈值 电压的输入电压产生了转换中的死区。概要在一个实施例中， 一种TAD采用时间-数字方式来进行模数转换。该TAD包 括两条延迟线，这两条延迟线可包括例如CMOS倒相器链。每条延迟线被连接到 两条电源线。 一条延迟线的诸电源线各自被连接到例如KW等的较高电势的电源 线以及输入信号电压，而另一条延迟线的诸电源线各自被连接到输入信号电压以及 例如rgwd等的较低电势的电源线。每条延迟线被用来处理一不同范围的输入电压， 由此增大了该TAD的动态范围。每条延迟线可在倒相器链与其输出之间包括一缓冲器。可使用比较器来将输 入信号与对应于第一范围输入信号电压的第一阈值电压、并与对应于第二范围输入信号电压的第二阈值电压相比较。将一时钟控制的脉冲施加于每条延迟线，每条延迟线在其输出处产生信号相 关的延迟信号。选择器基于输入信号落入的电压范围选择来自这些延迟线之一的输 出的延迟信号。然后滤波器从来自所选延迟线输出的延迟信号估计输入信号电压。附图简要说明
图1A是根据一个实施例的包括一连串DU的延迟线的示意图。图1B是示出图1A中DU的更加详细的视图的示意图。图2是示出采用图1中所示的电路的仿真结果的标绘图。图3是示出采用图1中所示的电路与一缓冲器电路相组合的仿真结果的标绘图。图4是根据另一个实施例的倒相器链的示意图。图5是示出采用图4中所示的电路的仿真结果的标绘图。图6是示出采用图1中所示的电路与一缓冲器电路相组合的仿真结果的标绘图。图7是根据一个实施例的可供在TAD中使用的双重延迟线的示意图。 图8是可供随图7中所示的双重延迟线一起使用的比较器的示意图。 图9是采用图7和8中所示的电路的TAD的仿真结果的标绘图。 图10是示出图9中所使用的TAD的电压-延迟响应的标绘图。具体说明如上面所描述的， 一类TAD采用包括例如CMOS倒相器等的一连串DU的延 迟线。在工作中，输入脉冲与输出脉冲之间的延迟时间受输入信号电压的调制。然 后在该链中在一采样(积分)时间内输入脉冲通过的DU的数目作为转换数据被输 出。图1A示出可在该TAD中使用的延迟线100，此延迟线lOO也可称作电压-延 迟转换器(VDC)。该延迟线中的诸DU 102可以是CMOS倒相器110，其中每一 个CMOS倒相器110可如图IB中所示地包括一 PMOS晶体管112和一NMOS晶 体管114。在此TAD中，可变延迟是通过使用输入信号116作为此链中诸倒相器 的RW来引入的。还将一时钟控制的脉冲118施加于该延迟线中的第一倒相器的 栅极以图通过连接了该输入信号的F^/端子在输出脉冲上获得可变的延迟。当在输出脉冲122上获得了信号相关的延迟120之后，采用时间-数字方式将此延迟数 字化。此TAD的一个缺点发生在输入信号低于诸倒相器单元中的PMOS和NMOS 器件的阈值电压之时。对图1A中所示的电路100执行过Hspice仿真。对于此次仿 真，脉冲时钟频率是4MHz，并且施加了从1 = 0 /^时为0V至ljt二2 ^时为2.6V的斜坡信号形式的输入信号(Ww)。此次仿真的结果在图2中示出。为清楚起见，在图中输入脉冲202 (虚线)被 上移，但是此信号实际上从O (Fg^/)摆动到2.6V 。直线204是延迟线的输出信号。如在此标绘图中显而易见的，时钟边沿延迟随输入信号F/"而变化。例 如，从输入脉冲208至约在1.1卢处的输出脉冲210的延迟206大于从输入脉冲 214至约在1.8 ^处的输出脉冲216的延迟212，其中在FcW上的输入电压在214 处比在208处要高。此标绘图清楚地示出了对于在0.8 V的阈值电压以下的信 号——尤其是对于接近OV的信号电平，转换受到不利影响。向该输出添加具有2.6 V的规律电源电压的缓冲器(例如，串联的两个倒相 器)，以对从0.8V至2.6V的输入信号提取有意义的延迟信息,如图3中所示。然 而，如此标绘图中所示，对于在0.8V以下的输入信号，输出脉冲不能被正确地恢 复出来。在一个实施例中，通过添加一外加的VDC电路来增大该TAD的动态范围。 在一个VDC中，输入信号如图1A中所示地取代了正相电源电压(FeW),而在另 一 VDC 400中，输入信号402如图4中所示地取代了负相电源电压(Fg"oO 。图 5示出对图4中所示的VDC 400的仿真结果。除了向这些延迟线引入输入信号以 外，图5的仿真条件与图2中的皆相同。如图5中所示，通过使用W"来作为Fgm/， 在0.8V以下的信号可被转换，而对于在1.8V( =2.6V-0.8V)以上的信号—— 尤其是对于接近2.6V的信号电平，转换将受到不利影响。图6示出在向输出添加 了具有2.6 V的规律电源电压的缓冲器之后显现的结果所得的数字输出信号。图7示出两条延迟线702和704，其各自包括一 VDC 706和708、以及一缓冲 器710和712。在链中诸倒相器的正相供电轨上有F/"的VDC 706的输出信号被标 为Fow/p,而在链中诸倒相器的负相供电轨上有F/w的VDC 708的输出信号被标为如图3和6中所示，row0对约0.8 V以上的输入信号提供最佳结果，而row加 对约1.8 V以下的输入信号提供最佳结果。可如图8中所示地使用两个比较器802和804来从row/p和Kow/m中选择合适的输出。这些比较器产生两个使能信号,或 者放行或者放行WWm，其中针对的使能信号由倒相器806倒相。这 些比较器的阈值F"/w和^e》可被选为例如1.2 V和1.4 V，这将允许两个VDC 电路皆能在供电轨的中点附近有平滑的过渡。这些电平可基于合需的延迟-电压曲 线来调整。计数器810通过计数输入脉冲在一积分区间里通过的DU的数目来确定 延迟。耦合到比较器802、 804的滤波器812利用此信息以及所选延迟线的身份来 估计与所计量的延迟相对应的输入电压。图9示出采用图7和8中所示的电路的仿真结果。如在此标绘图中所示，对 于0 V到2.6 V的整个范围都能产生延迟-电压读数。图IO示出延迟(从输入脉冲至输出脉冲)相对于输入信号电压的标绘图。工 作范围被示为对应于VDC1的区域1002以及对应于VDC2的区域1004。如上面所 描述的，比较器所用的阈值可基于合需的延迟-电压曲线来调整。在一种替换实现 中，可使用区域1002和1004中的来自这两个VDC的结果，并将其平均以提供更 加准确的读数。同样，阈值可针对合需的曲线来调整。该TAD可在各种应用中用作标准ADC的替换。己描述了数个实施例。然而将可理解，可作出各种修改而不会脱离本发明的 精神和范围。相应地，其他实施例也落在所附权利要求的范围之内。
权利要求
1.一种时间模数转换器(TAD)，包括第一延迟线，其耦合到输入信号电压，并具有第一输出；第二延迟线，其耦合到所述输入信号电压，并具有第二输出；选择器，其对第一范围的输入信号电压选择所述第一输出，而对第二范围的输入信号电压选择所述第二输出；以及滤波器，其从来自所选输出的延迟信号估计所述输入信号电压。
2. 如权利要求1所述的TAD，其特征在于，所述第一延迟线包括第一条倒相 器链，并且所述第二延迟线包括第二条倒相器链。
3. 如权利要求2所述的TAD，其特征在于，所述第一延迟线在所述第一条倒 相器链与所述第一输出之间包括一缓冲器，并且所述第二延迟线在所述第二条倒相器链与所述第二输出之间包括一缓冲器。
4. 如权利要求2所述的TAD，其特征在于，所述第一条倒相器链被耦合在第 一电源线与第二电源线之间，所述第二条倒相器链被耦合在第三电源线与第四电源线之间， 其中所述第二电源线和所述第三电源线被耦合到所述输入信号电压，所述第一电源线被耦合到第一电源电压，而所述第四电源线被耦合到第二电 源电压，并且其中所述第一电源电压的电势比所述第四电源电压要高。
5. 如权利要求1所述的TAD，其特征在于，所述第一电源电压包括PU/。
6. 如权利要求1所述的TAD，其特征在于，所述第二电源电压包括
7. 如权利要求1所述的TAD，其特征在于，所述选择器包括 第一比较器，其将所述输入电压信号与第一基准电压相比较；以及 第二比较器，其将所述输入电压信号与第二基准电压相比较。
8. 如权利要求7所述的TAD，其特征在于，所述第一基准电压对应于所述第 一范围的输入信号电压的一个端点，并且所述第二基准电压对应于所述第二范围的输入信号电压的一个端点。
全文摘要
一种时间模数转换器(TAD)利用时间-数字方式来进行模拟-数字转换。该TAD包括例如CMOS倒相器链等的两个电压-延迟转换器(VDC)以增大该TAD的动态范围。每一VDC可处理不同范围的输入电压。比较器将输入信号电压与对应于不同范围输入电压的基准电压相比较，并且选择器基于输入信号落入的范围来选择VDC线路输出之一。滤波器从来自所选输出的延迟信号估计输入信号电压。
文档编号H03M1/18GK101233691SQ200680028438
公开日2008年7月30日 申请日期2006年8月3日 优先权日2005年8月3日
发明者M·凯斯金 申请人:高通股份有限公司