专利名称：Ab类放大器的制作方法
技术领域：
本发明是有关于一种放大器，特别是指一种AB类放大器。
背景技术：
请参阅图1， 一公知的AB类放大器包含一电压放大级11及一功率放大 级12,且将一差动输入电压放大及转换成一输出电流。电压放大级11通常 采用栅极浮置(Floating Gate )的架构，且包括一第一至一第三P型金属氧化 物半导体(PMOS )111 113及一第一至一第三N型金属氧化物半导体(NMOS ) 114 116，其中，A点电压的交流变动与差动输入电压相关。功率放大级12 包括一第四PMOS 121及一第四NMOS 122。
由于在下列公式满足时，电压放大级11才会正常动作，使得电压放大级 11及功率放大级12必须在相同的电源电压Vdd下操作
VgS， 114+VgS, 122=VgS, 115+VgS， ！ ！ 6, Vsg, 111 + Vsg, 121 = Vsg, 112+Vsg， 113,
其中，Vgs,x代表NMOS X的栅极与源极的电压差，而Vsg,x代表PMOS X
的源极与栅极的电压差。
然而，当电源电压VDD大时，功率方文大级12的电压摆幅(Voltage Swing ) 及电流驱动能力较大，但电压放大级11的功率消耗也较大，而当电源电压 Vro小时，电压放大级11的功率消耗较小，但功率放大级12的电压摆幅及 电流驱动能力也较小，因此公知的AB类放大器无法达到一般的期望，即电 压摆幅及电流驱动能力大而功率消耗小的情形。
发明内容
因此，本发明的目的即在提供一种可以提高电压摆幅及电流驱动能力且 降低功率消耗的AB类放大器。
于是，本发明AB类放大器包含一电压放大级、 一电平移位级及一功率 放大级。电压放大级在一第一电源电压下操作，并放大一差动输入电压，以产生一放大电压。电平移位级调整放大电压的直流电平，以产生一移位电压。 功率放大级在一第二电源电压下操作，并转换移位电压，以产生一输出电流。 其中，第二电源电压大于第一电源电压。
图l是一电路示意图，说明一公知的AB类放大器；
图2是一电路示意图，说明本发明AB类放大器的第一较佳实施例；
图3是一电路示意图，说明一较佳实施例的一均一增益放大器的一实施
方式及一功率放大级的另一实施方式；
图4是一电路示意图，说明本发明的另一较佳实施例；
图5是一电路示意图，说明本发明的又一较佳实施例；及
图6是一电路示意图，说明又一较佳实施例的一均一增益放大器的一实
施方式。
具体实施例方式
有关本发明的前述及其它技术内容、特点与功效，在以下配合参考图式 的较佳实施例的详细说明中，将可清楚地呈现。
参阅图2,本发明AB类放大器的一较佳实施例包含一电压放大级2、 一 电平移位(Level Shift)级3及一功率放大级4。电压放大级2在一第一电源 电压VDJM下操作，并放大一差动输入电压，以产生一放大电压。电平移位级 3调整放大电压的直流电平，以产生一移位电压。功率放大级4在一第二电 源电压VDD2下操作，并转换移位电压，以产生一输出电流。其中，第二电源
电压VoD2大于第一电源电压VDD1。
电压放大级2可采用栅极浮置的架构。以图2为例，电压放大级2包括 一第一至一第三PMOS 21 23及一第一至一第三NMOS 24 26，其中，第一 PMOS 21的源极及第一 NMOS 24的漏级电连接，并接收一 电流，且输出放 大电压，第一PMOS 21的漏级及第一NMOS 24的源极电连接，并输出一电 流，且此处电压的交流变动与差动输入电压相关，第一PM0S21的栅极及第 二 PMOS 22的栅极、漏级电连接，并输出 一 电流，第二 PMOS 22的源极及 第三PMOS 23的4册极、漏级电连接，第三PMOS 23的源极电连接到第一电 源电压VDD1,第一 NMOS 24的栅极及第二 NMOS 25的栅极、漏级电连接，
5并接收一电流，第二 NMOS 25的源极及第三NMOS 26的栅极、漏级电连接，而第三NMOS 26的源极电连接到 一地电压。
功率放大级4可包括一第四PMOS 41及一第四NMOS 42,其中，第四PMOS 41的栅极接收移位电压，第四PMOS 41的源极电连接至第二电源电压VDD2,第四NMOS 42的栅极及源极分别与第一 NMOS 24的源极及地电压电连接，而第四PMOS 41的漏级及第四NMOS 42的漏级电连接，并输出输出电流。
电平移位级3可包括一 电容31 、 一均 一增益放大器(Unity Gain Amplifier)32及一电阻33,其中，电容31的第一端电连接至均一增益放大器32的输入端，并接收放大电压，而电容31的第二端通过电阻33电连接至均一增益放大器32的输出端，并输出移位电压。
电容31储存第二电源电压VDD2及第一电源电压VDD1的电压差，使得电平移位级3的直流电平调整幅度实质上与电压差相同，因此，即使电压放大级2及功率放大级4在不同的电源电压下操作，下列公式仍得以满足，使得电压放大级2能正常动作
VgS,24+VgS,42=VgS,25+Vgs,26,Vsg,21+VSg,4l=Vsg，22+Vsg,23 °
此外，在高频时，第一NMOS 24的漏级电压的交流变动是经由电容31传送到第四PMOS 41的栅极，而在低频时，是经由均一增益放大器32及电阻33传送到第四PMOS 41的栅极，因此组合成全通的路径。
值得注意的是，由于第二电源电压V。D2大于第一电源电压VDD1,电压
放大级2的MOS 21~26 —般是以核心组件(Core Device )实现，而功率i文大级4的MOS41、 42—般是以高压组件实现，但也可以是将第四PMOS41及第四NMOS 42以核心组件实现来缩小面积及加快速度，并分别串迭(Cascade )以高压组件实现的一第五PMOS 43及一第五NMOS 44来获得保护，如图3所示。
请参阅图3，图中显示了均一增益放大器32的一种实施方式。增益放大器32包括以核心组件实现的一第六PMOS 321、 一第七PMOS 322、 一第六NMOS 323、一第七NMOS 324及以高压组件实现的一第八NMOS 325,其中，第六PMOS 321的栅极是均一增益》文大器32的输入端，第六PMOS 321的源极电连接到第一电源电压VDD1,第六PMOS321的漏级、第六NMOS 323的
6栅极和漏级及第七NMOS 324的栅极电连接，第六NMOS 323的源极及第七NMOS 324的源极电连接至地电压，第七PMOS 322的源极电连接至第二电源电压VDD2，而第七PMOS 322的栅极及漏级电连接，并形成均一增益放大器32的输出端，且通过第八NMOS 325与第七NMOS 324的漏级电连接。值得注意的是，此处所述只是增益放大器32的一种实施方式，其它能达到相同功能的实施方式均属本发明的范围。
本实施例通过功率放大级4在较高的电压下操作而电压放大级2在较低的电压下操作，使得功率放大级4的电压摆幅及电流驱动能力可以提高，同时，电压放大级2的功率消耗可以降低，因此能达到本发明的目的。
请参阅图4，本发明AB类放大器的另 一较佳实施例包含一电压放大级5、一电平移位级6及一功率放大级7。电压放大级5在一第一电源电压VDD1下操作，并放大一差动输入电压，以产生一放大电压，且采用串迭的架构。值得注意的是，电压放大级5也可以采用不同的架构，其它能达到电压放大功能的架构均属本发明的范围。
功率放大级7包括一第一 PMOS 71及一第一 NMOS 72,其中，第一PMOS 71的源极及第一NMOS 72的源极分别电连接至一第二电源电压VDD2及一地电压，第一NMOS 72的栅极接收放大电压，而第一PMOS71的漏级及第一 NMOS 72的漏级电连接，并输出 一输出电流。
电平移位级6包括一电容61及一电阻62,其中，电容61的第一端接收放大电压，电阻62的第一端电连接至一偏置电压VB，而电容61的第二端及电阻62的第二端电连接，并输出 一移位电压到第一 PMOS 71的栅极。
电容61储存偏置电压VB及第一电源电压VDD1的电压差，使得电平移位级6的直流电平调整幅度实质上与电压差相同，因此，电压放大级5及功率放大级7可以在不同的电源电压下操作。当功率放大级7在较高的电压下操作而电压放大级5在较低的电压下操作时，功率放大级4的电压摆幅及电流驱动能力可以提高，同时，电压放大级5的功率消耗可以降低，因此能达到本发明的目的。
此外，由于在高频时，放大电压的交流变动可经由电容61传送到第一PMOS71的栅极，因此本实施例适合在高频下操作，然而在低频时，虽然交流变动无法经由电容61传送到第一 PMOS 71的 一册4及，但本实施例仍可#皮当作一A类放大器来使用。值得注意的是，由于第二电源电压VDD2大于第一电源电压VDD1，电压
放大级5—般是以核心组件实现，而功率放大级7的MOS 71、 72—般是以高压组件实现，但也可以是将第一PMOS 71及第一NMOS 72以核心组件实现来缩小面积及加快速度，并分别串迭以高压组件实现的一第二 PMOS (图未示)及一第二NMOS (图未示)来获得保护。
请参阅图5,本发明AB类放大器的又一较佳实施例包含一电压放大级5、一电平移位级8及一功率放大级9。电压放大级5在一第一电源电压VDD1下操作，并一放大差动输入电压，以产生一放大电压，且釆用串迭的架构。值得注意的是，电压放大级5也可以采用不同的架构，其它能达到电压放大功能的架构均属本发明的范围。
功率放大级9包括一对第一PMOS 91及一对第一NMOS 92，其中，第一 PMOS 91的源极电连接至一第二电源电压VDD2,第一NMOS 92的源极电连接至一地电压，第一 NMOS 92的栅极接收放大电压，而第一 PMOS 91的漏级分别与第一NMOS92的漏级电连接，并输出一输出电流。
电平移位级8包括一对电容81、 一均一增益力文大器82及一对电阻83，其中，电容81的第一端电连接至均一增益放大器82的输入端，并接收放大电压，而电容81的第二端通过电阻83电连接至均一增益放大器82的输出端，并输出 一移位电压到第一 PMOS 91的栅极。
电容81储存第二电压源VDD2及第 一 电源电压VDD!的电压差， <吏得电平移位级8的直流电平调整幅度实质上与电压差相同，因此，电压放大级5及功率放大级9可以在不同的电源电压下操作。当功率放大级9在较高的电压下操作而电压放大级5在较低的电压下操作时，功率放大级9的电压摆幅及电流驱动能力可以提高，同时，电压放大级5的功率消耗可以降低，因此能达到本发明的目的。
此外，在高频时，放大电压的交流变动是分别经由电容81传送到第一PMOS91的栅极，而在低频时，是经由均一增益放大器82及电阻83分别传送到第一 PMOS 91的栅极，因此组合成全通的路径。
值得注意的是，由于第二电源电压VoD2大于第一电源电压VDD1，电压
放大级5—般是以核心组件实现，而功率放大级9的MOS 91、 92—般是以高压组件实现，但也可以是将第一PMOS 91及第一NMOS 92以核心组件实现来缩小面积及加快速度，且第一PMOS91分别串迭以高压组件实现的第二
8PMOS (图未示)而第一 NMOS 92分别串迭以高压组件实现的第二 NMOS(图未示)来获得保护。
请参阅图6，图中显示了均一增益放大器82的一种实施方式。均一增益放大器82包括以核心组件实现的一对第三PMOS 821、 一对第三NMOS 823、一对第四NMOS 824及以高压组件实现的一对第四PMOS 822,其中，第三PMOS 821的栅极是均一增益放大器82的输入端，第三PMOS 821的源极相互电连接，并接收一电流，第三PMOS 821的漏级、第三NMOS 823的栅极和漏级及第四NMOS 824的栅极电连接，第三NMOS 823的源极及第四NMOS 824的源极电连接至地电压，第四PMOS 822的源才及电连接至第二电源电压VDD2,而第四PMOS 822的栅极、漏级及第四NMOS 824的漏级分别电连接，并形成均一增益放大器32的输出端。值得注意的是，此处所述只是增益放大器32的一种实施方式，其它能达到相同功能的实施方式均属本发明的范围。
上述实施例仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。
权利要求
1. 一种AB类放大器，包含一电压放大级，在一第一电源电压下操作，并放大一差动输入电压，以产生一放大电压；一电平移位级，调整该放大电压的直流电平，以产生一移位电压；及一功率放大级，在一第二电源电压下操作，并转换该移位电压，以产生一输出电流；其中，该第二电源电压大于该第一电源电压。
2. 根据权利要求1所述的AB类放大器，其中，该电压放大级是采用栅极浮置的架构。
3. 根据权利要求1所述的AB类放大器，其中，该电平移位级调整的幅度实质上与该第二电源电压及该第一电源电压的电压差相同。
4. 根据权利要求1所述的AB类放大器，其中，该电平移位级包括一均一增益放大器及一电阻，该均一增益放大器的输入端接收该放大电压，而该均 一 增益放大器的输出端通过该电阻输出该移位电压。
5. 根据权利要求1所述的AB类放大器，其中，该电压放大级是以核心组件实现，而该功率放大级是以高压组件实现。
6. 根据权利要求1所述的AB类放大器，其中，该功率放大级包括串迭的一第四PMOS、 一第五PMOS、 一第四NMOS及一第五NMOS，该电压放大级、该第四PMOS及该第四NMOS是以核心组件实现，而该第五PMOS及该第五NMOS是以高压组件实现。
7. 根据权利要求4所述的AB类放大器，其中，该均一增益放大器包括以核心组件实现的一第六PMOS、 一第七PMOS、 一第六NMOS、 一第七NMOS及以高压组件实现的 一 第八NMOS,该第六PMOS的栅极是该均 一增益放大器的输入端，该第六PMOS的源极电连接到该第一电源电压，该第六PMOS的漏级、该第六NMOS的栅极和漏级及该第七NMOS的栅极电连接，该第六NMOS的源极及该第七NMOS的源极电连接至一地电压，该第七PMOS的源极电连接至该第二电源电压，而该第七PMOS的栅极及漏级电连接，并形成该均 一增益放大器的输出端，且通过该第八NMOS与该第七NMOS的漏级电连接。
8. 根据权利要求1所述的AB类放大器，其中，该电平移位级调整的幅度实质上与一偏置电压及该第一电源电压的电压差相同。
9. 根据权利要求1所述的AB类放大器，其中，该电平移位级包括一电 容及一电阻，该电容的第一端接收该放大电压，该电阻的第一端电连接至一 偏置电压，该电容的第二端及该电阻的第二端电连接，并输出该移位电压。
10. 根据权利要求9所述的AB类放大器，其中，该电平移位级调整的 幅度实质上与该偏置电压及该第一电源电压的电压差相同。
11. 根据权利要求1所述的AB类放大器，其中，该电压放大级是釆用 串迭的架构。
12. 根据权利要求1所述的AB类放大器，其中，该电压放大级更产生 与该放大电压成对的另一放大电压，该电平移位级更调整该另一放大电压的 直流电平，以产生与该移位电压成对的另一移位电压，而该功率放大级更转 换该另 一移位电压，以产生与该!lr出电流成对的另一l命出电流。
全文摘要
一种AB类放大器，包含一电压放大级、一电平移位级及一功率放大级。电压放大级在一第一电源电压下操作，并放大一差动输入电压，以产生一放大电压。电平移位级调整放大电压的直流电平，以产生一移位电压。功率放大级在一第二电源电压下操作，并转换移位电压，以产生一输出电流。其中，第二电源电压大于第一电源电压。本发明可以提高电压摆幅及电流驱动能力且降低功率消耗。
文档编号H03F3/20GK101471628SQ200710160148
公开日2009年7月1日 申请日期2007年12月24日 优先权日2007年12月24日
发明者张文华 申请人:瑞昱半导体股份有限公司