专利名称：可编程设备、设备控制方法及信息处理系统的制作方法
技术领域：
本发明涉及可编程设备的节电化。
背景技术：
近年来，开发出了即使在动作中也能够在几微妙到几纳秒的短时间内改变结构的 动态可重构设备(参照非专利文献1)。在使上述设备更高速化、微细化的情况下，有时占芯片的总消耗电力的50%左右 的泄露电力成为问题。作为对上述问题的对策，在专利文献1中公开了采用电源门控(PowerGating)技 术，切断向没有功能分配而未使用、或为待机状态的电路块的电源供给的技术。专利文献1 美国专利第7098689号非专禾丨J 文献 1 :Masato Motomura, "A Dynamically ReconfigurableProcessor Architecture，，，Microprocessor Forum, Oct, 2002但是，在上述现有技术中，如果为了节电化而将临时停止动作、为待机状态的电 路块的电源切断，则连定义电路块的动作的配置信息也从SRAM(Static Random Access Memory 静态随机存取存储器)中消失，在此后要供给电源时需要再次设定该配置信息，所 以有不能从待机前的状态立即再开始动作的问题。
发明内容
鉴于上述问题，本发明的目的是提供一种可编程设备，能够在电源切断时不使内 部状态消失而进行高速的电源切断控制并实现节电化。为了解决上述问题，本发明是一种可编程设备，具备1个以上的处理区块，该处 理区块包括进行由电路信息表示的运算的核心逻辑部、和用于存储设定于上述核心逻辑部 的电路信息的配置存储器；电力供给机构，对核心逻辑部和配置存储器供给电力；以及控 制机构，对于1个以上的处理区块，在该处理区块是未使用的情况下，与向配置存储器供给 电力的电力供给路径独立地将向核心逻辑部供给电力的电力供给路径切断。发明效果本发明的可编程设备通过具备上述结构，对于没有被使用的核心逻辑部能够不使 内部状态消失而进行电源切断、恢复，能够有效地削减由向上述核心逻辑部始终通电而产 生的不需要的泄露电流所引起的消耗电力，实现节电化。这里，核心逻辑部与配置存储器部相比通常消耗电力高两位数，如果仅将核心逻 辑部的电力供给切断，则消耗电力能够降低到百分之一以下左右。此外，一旦将向核心逻辑部及配置存储器两者的电力供给切断，则在再次进行电 力供给而使其动作的情况下，需要从外部存储装置等将初始设定依次读出到配置存储器 中，读出花费时间。如果如本发明那样对配置存储器进行电力供给，则不需要上述那样的从 外部存储装置等向配置存储器读出初始设定等的时间，能够迅速地实现电源切断、恢复，作为设备整体能够减少处理所需要的时间。此外，也可以是，上述控制机构在将向上述核心逻辑部供给电力的电力供给路径 切断的情况下，不切断向上述配置存储器供给电力的电力供给路径。根据该结构，能够一边向配置存储器供电，一边与配置存储器单独独立地将向消 耗电力比配置存储器大的核心逻辑部的电力供给停止，所以能够实现低消耗电力化。此外，也可以是，在对该处理区块分配了功能、将该处理区块的动作临时中断的情 况下，上述控制机构不将向包含在该处理区块中的配置存储器供给电力的电力供给路径切 断，而将向包含在该处理区块中的核心逻辑部供给电力的电力供给路径切断。根据该结构，能够降低被分配了功能但不在动作中的核心逻辑的消耗电力，即使 在核心逻辑的电源切断时也能够维持配置存储器的内容，所以能够缩短动作再开始所需要 的时间。此外，也可以是，在没有对该处理区块分配功能的情况下，上述控制机构将向包含 在该处理区块中的配置存储器及核心逻辑部供给电力的电力供给路径分别切断。此外，也可以是，在对该处理区块分配功能的情况下，上述控制机构在核心逻辑部 中设定电路信息。根据该结构，将没有动作的核心逻辑电源切断，另一方面，对于配置存储器，根据 是没有功能分配的状态还是待机状态而进行电源切断，由此能够在有效的期间和范围内适 用电源切断。此外，也可以是，上述控制机构在将向上述核心逻辑部供给电力的电力供给路径 切断的情况下，在切断前利用上述配置存储器保存上述核心逻辑部的内部状态，在连接上 述电力供给路径的情况下，在连接后将上述内部状态恢复到上述核心逻辑部中。根据该结构，能够不使用外部的存储机构而将因被电源切断而丢失的核心逻辑的 内部状态在各处理区块内同时并列地保存、恢复，能够实现电源切断控制的高速化。此外，也可以是，上述控制机构在保存上述核心逻辑部的内部状态的情况下，使其 保存到上述配置存储器中的储存上述核心逻辑部的初始设定的区域中。此外，也可以是，上述控制机构在恢复上述核心逻辑部的内部状态的情况下，从储 存上述初始设定的区域中读出上述内部状态而设定到上述核心逻辑部中。根据该结构，通过将核心逻辑的内部状态保存到配置存储器的已有区域中，不需 要扩展配置存储器的区域，能够抑制面积成本的增大。此外，也可以是，上述控制机构在保存上述核心逻辑部的内部状态的情况下，使其 保存到上述配置存储器中的与储存上述核心逻辑部的初始设定的区域不同的区域中。根据该结构，在配置变更时，在不能保存到配置存储器中的被写入变更后的配置 信息的区域中的情况下，通过使配置存储器具有新的扩展区域，能够保存配置变更时的内 部状态。此外，也可以是，上述配置存储器由阈值电压比上述核心逻辑部所具有的晶体管 的阈值电压高的晶体管构成。此外，也可以是，上述配置存储器由栅极绝缘膜的绝缘性比上述核心逻辑部所具 有的晶体管的栅极绝缘膜的绝缘性高的晶体管构成。根据该结构，不是使一般对动作速度提高的要求严格的核心逻辑成为低泄露、而
5是能够使在配置变更后基本上为静止状态的配置存储器成为低泄露，在仅将核心逻辑电源 切断的情况下也能够降低整体的泄露电力。本发明的设备控制方法，控制具备1个以上的处理区块的可编程设备，该处理区 块包括进行由电路信息表示的运算的核心逻辑部；和用于存储设置于上述核心逻辑部的 电路信息的配置存储器，该设备控制方法包括电力供给步骤，对核心逻辑部和配置存储器 供给电力；以及控制步骤，对于1个以上的处理区块，在该处理区块是未使用的情况下，与 向配置存储器供给电力的电力供给路径独立地将向核心逻辑部供给电力的电力供给路径 切断。本发明的信息处理系统具备可编程设备；外部存储机构，储存对上述可编程设 备分发的电路信息；以及外部电源机构，驱动上述可编程设备；上述可编程设备具备1个 以上的处理区块，该处理区块包括进行由电路信息表示的运算的核心逻辑部、和用于存储 设定于上述核心逻辑部的电路信息的配置存储器；电力供给机构，对核心逻辑部和配置存 储器供给从上述外部电源机构提供的电力；以及控制机构，对于1个以上的处理区块，在该 处理区块是未使用的情况下，与向配置存储器供给电力的电力供给路径独立地将向核心逻 辑部供给电力的电力供给路径切断。根据该结构，对于不动作的核心逻辑部，能够不使内部状态消失而进行电源切断、 恢复，能够削减由向上述核心逻辑部始终通电而产生的不需要的泄露电流所引起的消耗电 力，实现节电化。
图1是表示有关实施方式1的可编程设备的结构的框图。图2是用来详细说明有关实施方式1的可编程设备的框图。图3是表示有关实施方式1的处理单元的构造的图。图4是表示有关实施方式1的电源门控开关的例子的图。图5是有关实施方式1的可编程设备的整体控制流程图。图6是表示有关实施方式1的各处理区块的单独电力控制的流程图。图7(a)是表示对有关实施方式1的处理区块分配的用户电路的状态机的例子的 图。图7(b)是表示用户电路的功能模块分配例的图。图7(c)是表示各功能模块的待机状 态信号的例子的图。图8是有关实施方式2的可编程设备的框图。图9是用来详细说明有关实施方式2的可编程设备的框图。图10是有关实施方式2的可编程设备的整体控制流程图。图11是表示有关实施方式2的各处理区块的单独电力控制的流程图。图12是表示有关实施方式3的向动态可重构设备的功能模块分配及它们的待机 状态信号的例子的图，是搭载了有关本发明的可编程设备的信息处理系统的框图。图13是表示有关实施方式3的处理单元的构造的图。图14是搭载了有关本发明的可编程设备的信息处理系统的框图。标号说明2可编程设备
11各处理区块
12电源控制机构
14 16电源配线
21配置存储器
22核心逻辑
23,25电源门控开关
32存储器单元
41处理逻辑
51移位寄存器
52配置定序器
100可编程设备
101逻辑块
103逻辑单元
105配置存储器
106核心逻辑
121各开关元件
123存储器单元
301电源门控开关
501配置存储器
503电力控制机构
507核心逻辑
具体实施例方式以下，利用附图对有关本发明的一实施方式的可编程设备进行说明。1.实施方式11. 1.结构图1是表示有关本发明的一实施方式的处理系统1的框图。处理系统1包括可编程设备2、存储可编程设备2中的电路的配置信息(Config) 的外部存储机构3、以及电源机构4而构成。可编程设备2包括分别是逻辑处理单位且可编程的多个处理区块(tile) 11 (11a、 lib……lli)、将上述配置信息分发给各处理区块11而编程的配置控制机构13、控制电源 机构4输出的电力的电力控制机构12、和电源配线14 16而构成。此外，处理区块1 Ia 11 i包括保持上述配置信息的配置存储器21、按照上述配置 存储器21的存储内容进行运算处理的核心逻辑22、和用来控制向核心逻辑22的电源供给 的开启/关闭的电源门控开关23而构成。配置控制机构13包括电源门控开关25、和控制向处理区块11的数据输入输出的 数据控制部24。可编程设备2通过对没有分配功能或没有设为激活(active)的核心逻辑22切断 电源供给而实现节电化。在电源控制中，通过将核心逻辑22的内部状态保存到配置存储器11中之后将核心逻辑22的电源切断，并再次供给核心逻辑22的电源、将上述内部状态从配 置存储器11向核心逻辑22恢复，从而在维持核心逻辑22的内部状态不消失的同时进行节 电化。以下，对结构更详细地说明。1.1.1.可编程设备2可编程设备2如上所述，包括多个处理区块(tile) 11 (11a、lib……lli)、配置控 制机构13、电力控制机构12、和电源配线14 16而构成。这里，处理区块lib Ili的结构与处理区块Ila的结构相同，所以对于可编程设 备2的结构，主要说明图1的用虚线包围的部分——即处理区块11a、配置控制机构13、电 力控制机构12、和电源配线14 16的结构。图2详细示出了图1中的用虚线包围的部分。1. 1. 1. 1.处理区块 11处理区块Ila包括存储从配置控制机构13取得的配置信息(Config)的配置存 储器21 ；根据其内容实现算术及逻辑运算功能、及内外的相互连接功能的核心逻辑22 ；和 控制是否向核心逻辑进行电源供给的电源门控开关72而构成。(1)核心逻辑22核心逻辑22包括多个处理逻辑41 (41a、41b……)而构成。图3是表示处理逻辑41a的构造的图。另外，处理逻辑41b……的构造与处理逻辑41a同样，所以省略说明。处理逻辑41a包括进行算术、逻辑运算的逻辑块101 ；和在与其他处理区块和逻 辑块之间进行数据的输入输出的互连线(inter connect) 102。在逻辑块101中，集成有多个具有算术、逻辑运算功能的逻辑单元103 (逻辑单元 103a、103b......)。逻辑单元103包括作为基本运算元件的LUT (Look Up Table 查找表)111、保持 LUTlll的运算结果数据的D触发器(D-flip flop, D_FF) 113、以及选择输出的多路转换器 117而构成。LUTlll是对η位(bit)的输入、输出1位的运算结果的基本运算元件，包括存储器 单元114、和选择器115而构成。存储器单元114是储存2的η次方位的配置信息的存储器，作为一例，由2的η次 方位的 SRAM (Static Random Access Memory)构成。选择器115从存储在存储器单元114中的2的η次方位的数据中，选择对应于η 位的输入值(118)的1位的数据，输出所选择的1位的数据。D-FFl 13是用来保持LUT114的运算结果等的内部状态的寄存器。多路转换器112由2输入1输出的选择器116和存储器单元117构成。选择器116按照记录在存储器单元117中的数据，输出2个输入中的1个。互连线102包括传送数据的配线元件、和切换各配线元件的连接的开关盒104。上述配线元件与其他处理单元的配线元件连接。开关盒104如图3所示，作为一例而包括6个开关元件121。各开关元件121包括传输晶体管(“^卜，> 夕^夕)122和存储器单元123，在
8记录在存储器单元123中的数据是1的情况下传输晶体管122开启，在数据是0的情况下 传输晶体管122关闭。S卩，通过变更记录在各存储器单元123中的数据，能够自由地切换与位于上下左 右的其他处理区块的连接。以上，处理逻辑41a、41b……分别需要多个2的η次方位的存储器单元210、和1 位的存储器单元211，还需要多个6组的1位存储器单元212。如以上说明，在具有多个处理逻辑41的核心逻辑22内集成有多个存储器单元。(2)配置存储器21配置存储器21包括由多个存储器单元32(32a、32b、……、32i)构成的阵列；和 将指定一个存储器单元32的全局地址(ADDR)解码、输出确定上述一个存储器单元32的地 址Al A3的地址解码机构31而构成。地址解码机构31将从配置控制机构13输入的全局地址(ADDR)解码，确定由ADDR 指定的存储器单元32(32a、32b、……、32i中的某一个)，输出选择所确定的存储器单元32 所属于的列的地址(A1、A2、A3中的某一个)。这里，图2的存储器单元32作为一例而为3X3的2维阵列构造，但实际上具有为 了编程而需要的几百 几千个存储器单元的阵列。存储器单元32是保持从配置控制机构13输出的数据(D1、D2、D3)的存储器。指定存储器单元32a……32i中的、本存储器单元所属于的列的地址，由地址解码 机构31输出，在对本存储器单元所属于的行输出了数据的情况下，该存储器单元接收并保 持数据。例如，在通过地址解码机构31，地址线515被驱动而指定地址A3，并从配置控制机 构13对数据线77c输出了数据D3的情况下，在存储器单元32i中写入数据D3。存储器单元32通过由配置控制机构13经由信号线76输入清空(clear)信号 (CLR)而将存储内容复位。电源门控开关23通过该开关的开启/关闭而将核心逻辑22的电源配线16连接 /切断，切换向核心逻辑22的电源供给的开启/关闭。该开关的开启/关闭通过由电力控制机构12输出的信号SLP_I#切换。电源门控开关23如图4所示，有作为头开关(header switch)而将p_M0S晶体管 插入到作为电源切断的对象的逻辑电路的电源电压Vdd侧、作为脚开关(footer switch) 而将n-MOS晶体管插入到接地Vss侧的情况。也可以是与现有技术(专利文献1)同样插入这两个开关等其他结构，但一般由于 n-MOS晶体管的电阻较小，所以使用脚开关的情况较多。关于用来控制这些电源门控开关的 休眠信号SLP (或者负逻辑的SLP#)，根据配置控制机构13及处理区块11的动作状态而在 电力控制机构12内生成。此外，在本实施方式中，作为一例而做成了在处理区块Ila的内部中具有这些电 源门控开关，但并不限于此。例如也可以是在电力控制机构12内具有这些电源门控开关的 结构，在此情况下，也可以是将开关插入到向多个处理区块Ila的电源配线中、将它们一齐 电源切断的结构。这里，一般核心逻辑22被要求瞬间运算大量的数据，所以由阈值电压较低的高速
9的晶体管构成的情况较多，相应地泄露电流较大。另一方面，配置存储器21基本上如果配 置信息的装载(load)结束则成为静止状态，所以可以由泄露电流与核心逻辑22相比为百 分之一以下的很小的低速的晶体管构成。对于本发明的配置存储器21，也采用阈值电压较高的晶体管，此外，对于栅极绝缘 膜也实现厚膜化或采用介电常数较高的high-k材料等而实现进一步的低泄露化，将高泄 露的核心逻辑22的内部状态电源切断而使泄露大致为零，能够将其内部状态保持在低泄 露的配置存储器21中，所以能够进一步提高发明的效果。1. 1. 1. 2.配置控制机构13配置控制机构13包括控制包含在处理区块Ila中的配置存储器21的初始化及配 置信息的设定顺序的配置定序器(configuration sequencer) 52、和将从外部存储机构3 输入的配置信息(Config) —边依次移位一边储存的移位寄存器51而构成。(1)配置定序器52配置定序器52在将数据写入到存储器单元32的阵列中的情况下，通过选择地址 输出的地址线81a 81c中的1个而指定阵列的列，通过选择数据输出的数据线77a 77c 的1个而指定阵列的行，确定要写入的存储器单元32的行和列，将数据写入到确定的存储 器单元中。此外，配置定序器52在进行配置存储器21的初始化的情况下，经由信号线76输 出清空信号CLR。信号线76连接在存储器单元32的阵列中的所有的同列的存储器阵列上，清空以 列单位进行，但也可以如上述向存储器单元32的数据的写入的例子那样构成为，使得能够 指定单独的存储器单元而发送清空信号。具体而言，配置定序器52如果开始电力供给则发出配置存储器的清空信号CLR而 进行其初始化，对于所有的处理区块11的配置存储器21，如上述那样一边依次变更全局地 址ADDR—边以其存储器单元32的列单位设定配置信息(Config) 78。(2)移位寄存器51此外，移位寄存器51串行地(serially)接收配置信息78。接着，将输入的配置信息作为输出数据(D1、D2、D3)518对要写入的存储器513所 属的行，进行输出。此外，地址解码机构516并不需要所有的处理区块500的每个配置存储器501中 都具有，也可以考虑将其输出的地址线(A1、A2、A3)515连接在列方向的多个处理区块的存 储器单元上、将它们以列单位一齐编程，在此情况下地址解码机构516只要是每个处理区 块的列具有的结构就可以。(3)电源门控开关25电源门控开关25通过该开关的开启/关闭而将数据控制部24的电源配线14连 接/切断等，切换向核心逻辑22的电源供给的开启/关闭。这里，作为一例，做成了在配置控制机构13的内部中具有这些电源门控开关25的 结构，但也可以在其外部具有。例如，也可以是在电力控制机构12内具有的结构，也可以将 开关插入到其他电源配线中。电源门控开关25如图4所示，有作为头开关而将p-MOS晶体管插入到作为电源切断的对象的逻辑电路的电源电压Vdd侧、作为脚开关而将n-MOS晶体管插入到接地Vss侧 的情况。也可以是与现有技术(专利文献1)同样插入这两个开关等其他结构，但一般由于 n-MOS晶体管的电阻较小，所以使用脚开关的情况较多。关于用来控制这些电源门控开关的休眠(sle印)信号SLP(或者负逻辑的SLP#)， 根据配置控制机构13区块而在电力控制机构12内生成。1. 1. 1. 3.电力控制机构12电力控制机构12将电源机构4输出的电源电压VdcUVss经由电源配线14 16 提供给配置控制机构13及处理区块11内的配置存储器21及核心逻辑22。另外，提供给它们的电源电压Vdd并不一定必须是相同的，也可以利用安装在电 力控制机构12或电源机构4中的开关电源(switching regulator)等分别供给不同的电 压。电力控制机构12包括电力定序器61。电力定序器61监视配置控制机构13及处理区块11内的核心逻辑22的动作状态， 生成分别控制电源门控开关23、25的休眠控制信号(分别为SLP_c#、SLP_I#)71、72，控制 电力供给顺序。由于核心逻辑22的内部状态(即处理逻辑41的寄存器值等)通过电源切断而易 失，所以电力定序器61将用来在电源切断前将这些寄存器的值写回到对应的存储器单元 32中的状态保存信号(Backup) 73、和用来在从电源切断恢复时再次从存储器单元32将值 设定到寄存器中的状态恢复信号(Restore) 74输出给处理区块11a。这样，能够在电源切断的前后不使核心逻辑22的内部状态消失、而在电源恢复时 以切断前的内部状态再开始动作。1.2.动作图5是表示可编程设备1的整体控制的流程图。首先，用户将可编程设备1启动(boot)。此时，电力控制机构12将休眠控制信号SLP_c#取否(这里由于是负逻辑，所以从 “0”变化为“1”)，使电源门控开关25成为开启状态，开始向配置控制机构13的电力供给 (步骤Si)。配置控制机构13内的配置定序器52，如果开始电力供给则断言(assert)配置存 储器的清空信号CLR而进行其初始化(步骤S2)。接着，对所有处理区块11的配置存储器21，如上述那样一边依次变更全局地址 ADDR —边以其存储器单元32的列单位设定配置信息(Config)(步骤S3)。如果步骤S3结束，则电力控制机构12断言将向配置控制机构13的电力供给切断 的休眠控制信号(31^_(#)(从“1”变换为“0”)，将电源门控开关25设为关闭(步骤S4)。然后，电力控制机构12监视这些处理区块11各自的动作状态，直到结束对所有处 理区块11分配的处理。对于动作结束后的处理区块11，进行将向其核心逻辑22的电力供 给切断的控制(步骤S5)。图6是表示步骤S5、即各处理区块500的单独电力控制的详细情况的流程图。电力控制机构12确认表示作为控制对象的处理区块11是待机状态(非激活状 态)还是激活状态的待机状态信号，在其表示激活状态的情况下开始处理(步骤Sll)。
该待机状态信号作为一例，由用户设计的逻辑电路(用户电路)生成。对于该用户电路，利用图7补充说明。例如，考虑将图7(a)所示那样的、由在从空闲(idle)状态(200)启动后依次执行 任务(task) A (201)、任务B (202)、任务C (203)之后，再次转移到空闲状态(200)的状态机 控制的用户电路，分配给图7 (b)所示的可编程设备204而执行的情况。在此情况下，在将分别执行这些任务A、B、C的电路模块A(205) ,B (206) ,C(207)分 配给可编程设备204内的多个处理区块208的情况下(图7 (b))，生成模块A (205)、B (206)、 C(207)的待机状态信号，以使其仅在对自己分配的任务的执行中表示激活状态、除此以外 表示非激活的状态(图7(c))。此外，生成没有功能分配的未使用区域209的处理区块的待机状态信号，以使其 总是表示待机状态。另外，待机状态信号不仅由用户电路明确地设计，也可以考虑根据其设计数 据(RTL :Register Transfer Level,寄存器传输级)通过 EDA(ElectronicDesign Automation 电子设计自动化)工具检测上述那样的状态信息而自动生成。相同模块内的多个处理区块中的待机状态信号是共通的，电力控制机构12能够 通过这样的待机状态信号监视各处理区块的动作状态。以上，结束关于用户电路的说明，回到流程图的说明。电力控制机构12如果检测到处理区块11是激活状态，则将休眠控制信号(SLP_ W取否(从“0”变换为“1”)，将电源门控开关23设为开启状态，对核心逻辑22开始电源 供给(步骤S12)。接着，断言状态恢复信号(Restore)，使核心逻辑22内的处理逻辑41的内部状态 寄存器的内容从对应于内部状态寄存器的存储器单元32被装载(步骤S13)。接着，如果内部状态的恢复结束，则处理区块11成为动作状态，所以电力控制机 构12进行监视直到处理区块11的待机状态信号表示待机状态(步骤S14)。如果检测到成为待机状态，则电力控制机构12断言状态保存信号(Backup)，使核 心逻辑22的处理逻辑41的内部状态寄存器的内容写回到对应的存储器单元32中(步骤
515)。接着，如果内部状态保存(步骤S15)结束，则断言休眠控制信号(SLP_I#)(从“1” 变化为“0”)，将电源门控开关23设为关闭状态，将向核心逻辑22的电力供给切断(步骤
516)。并且，如果对该处理区块11分配的处理没有结束，则再次监视待机状态信号，进 行等待直到成为激活状态(步骤Sll)，在已结束的情况下将该处理区块500各自的单独电 力控制结束(步骤S17)。2.实施方式2在实施方式1中，如图7(b)所示，在将用户电路分配给可编程设备时，并不必然使 用所有的处理区块，根据分配方式，一部分处理区块为未使用区域209。虽然不需要向作为未使用区域209的处理区块进行电力供给，但在实施方式1的 处理系统的结构中，不能将向配置存储器的电力供给切断。此外，配置存储器可以由低泄露的晶体管构成，但如果其容量变大，则有作为整体的泄露电力不能忽视的情况。所以，在本实施方式2中，对于上述未使用的处理区块的配置存储器也能够进行 电源切断而构成可编程设备，实现了进一步的节电化。以下，以与实施方式1的差异点为中心进行说明。2. 1.结构图8是表示有关实施方式2的处理系统的图。有关实施方式2的处理系统，在配置存储器21与电力控制机构12之间设有电源 门控开关301，这一点与有关实施方式1的处理系统不同。图9详细示出在图8中用虚线包围的部分。如图9所示，在连接配置存储器21和电力控制机构12的电源配线15上插入了电 源门控开关301。并且，电力控制机构12中的电力定序器61除了在实施方式1中说明的信号以外， 还生成控制电源门控开关301的休眠控制信号(分别为SLP_m#)302，对电源门控开关301 供给，控制向配置存储器的电力供给的开启/关闭。这里，如利用图7(b)在上文中说明的那样，在将用户电路分配给可编程设备时有 产生没有功能分配的未使用区域209的情况，所以，在本实施方式中，关于有关未使用区域 209的处理区块中的存储器单元的配置信息，包括表示功能分配的有无的分配标志而构成。电力控制机构12在有关包含在处理区块中的存储器单元的配置信息中的分配标 志表示没有功能分配的情况下，对于该处理区块，将表示电力供给关闭的SLP_m#，提供给有 关该存储器单元的电源门控开关301。电源门控开关301按每个处理区块设置，但也可以按每个存储器单元设置，也可 以按照其他单位、例如每3个存储器单元进行设置等。2. 2.动作图10是表示有关本实施方式的可编程设备1的整体控制的流程图。图10在步骤S31、步骤S32中与实施方式1的图5不同，其他步骤相同。在步骤S31中，在有关实施方式2的可编程设备2中，对于处理区块1 Ia内的配置 存储器12也默认为电源切断状态，所以在刚刚启动之后，除了配置控制机构13以外还进行 向各配置存储器21的电力供给(步骤S31)。图11详细示出步骤S32。图11对应于实施方式1的图6，在步骤S41和步骤S42中与图6不同。在步骤S41中，电力控制机构12判断表示功能分配的有无的分配标志，判断向控 制对象的处理区块Ila的功能分配的有无(S41)，在有功能分配的情况下(步骤S41 =Y, 是)，进行作为步骤Sll S17已经说明的动作。在没有功能分配的情况下(步骤S41 :N，否)，断言休眠控制信号(SLP_m#)(从“1” 变化为“0”)，将电源门控开关30设为关闭状态，将向配置存储器12的电力供给切断(步 骤S42)，结束该单独的电力控制。如以上说明，不仅是待机状态的核心逻辑22，对于没有功能分配的处理区块Ila 也进行电源切断，与上述实施方式1相比得到进一步的节电效果。3.实施方式3
在实施方式2中，对用户电路进行图7(b)所示那样的功能分配，如图7(c)那样动 作，以使得同时仅有1个模块成为激活状态。在此情况下，设备的大部分成为非激活的待机 状态，电路资源的利用效率较低。有关实施方式3的可编程设备是在动作中能够变更配置的动态可重构设备。具体而言，如图12所示，对于1个设备400，一边动态地以时分割方式分配模块 A (401)、模块B (402)、模块C (403) —边进行处理。这里，在从模块A(401)向模块B(402)配置变更时，即使与上述实施方式同样地将 属于模块A(401)的处理区块的内部状态保存到对应的(储存有将其初始化的结构信息的) 存储器单元中，由于在该存储器单元上被覆盖写入下个模块B(402)的配置信息，所以在状 态机循环一周而再次配置变更为模块A(401)的情况下，上次的处理结果已被破坏，也不能继续。此外，如果利用外部的存储机构进行这样的数据的保存，则配置变更时需要的时 间变多，不能发挥动态可重构的优点。有关本实施方式3的可编程设备构成为，使得在上述那样的配置变更时也能够保 存内部状态。3. 1.结构图13所示的实施方式3的处理区块Ila与图9所示的实施方式1的结构相比，在 配置存储器21内设有扩展存储区域500，这一点不同。在扩展存储区域500中，保存核心逻辑22的处理逻辑41a等的内部状态。3. 2.动作实施方式3的可编程设备的整体控制流程图用已经说明的图6表示。电力控制机构的各处理区块的单独控制的流程图用图7表示。但是，在图7中，内部状态恢复S13和内部状态保存S15的详细动作与实施方式1 不同。在本实施方式的内部状态恢复S13中，对于核心逻辑22的处理逻辑41a等的内部 状态，在刚启动后的最初的恢复时用储存在对应的存储器32中的配置信息的值，进行初始 化。此外，在本实施方式的内部状态保存S15中，恢复保存在扩展存储区域500中的值。这样，在本实施方式中，通过利用扩展存储区域500进行处理逻辑41的内部状态 的保存、恢复，从而不仅在核心逻辑22的电源断开时，在配置变更时，也能够将其内部状态 在处理区块11内保持在本地，能够实现从电源断开的恢复及配置变更时的内部状态的恢 复的高速化。4.变形例另外，基于上述实施方式说明了本发明，但本发明并不限于上述实施方式，在不脱 离本发明的主旨的范围内当然能够加以各种变更。(1)关于处理区块，如图2所示，对包括配置存储器21、核心逻辑22、电源门控开关 23的结构进行了说明，但本结构是一例，并不限于此。此外，关于处理逻辑，也如图3所示，对包括各1个逻辑块101、互连线102的结构进行了说明，但本结构是一例，并不限于此。既可以变更各结构要素的数量、结构要素间的相互的连接，也可以将各结构要素 做成其他结构。例如，既可以变更逻辑块、互连线的数量、它们的相互的连接，也可以不使用LUT 而构成逻辑块。(2)本发明的可编程设备如图14所示，在具备CPU、主存储器、外围设备及对它们 供给电力的电源装置等的信息处理系统中，可以在CPU内以寄存器文件或进行存储器内的 数据处理的可编程数据路径的形式、或在该CPU的外部以卸载运算处理的可编程协处理器 那样的形式搭载。(3)上述各装置具体而言是由微处理器、R0M、RAM、硬盘单元、显示器单元、键盘、鼠 标等构成的计算机系统。在上述RAM或上述硬盘单元中，存储有计算机程序。通过上述微 处理器按照上述计算机程序动作，各装置实现其功能。这里，计算机程序是为了实现规定的 功能，将表示对计算机的指令的命令代码组合多个而构成的。这里，各装置并不限于包括微处理器、ROM、RAM、硬盘单元、显示器单元、键盘、鼠标 等的全部的计算机系统，也可以是由它们的一部分构成的计算机系统。(4)构成上述各装置的结构要素的一部分或全部也可以由1个系统LSI (Large Scale Integration:大规模集成电路)构成。系统LSI是将多个构成部分集成在1个芯片 上而制造的超多功能LSI，具体而言，是包括微处理器、R0M、RAM等而构成的计算机系统。在 上述RAM中存储有计算机程序。通过上述微处理器按照上述计算机程序动作，系统LSI实 现其功能。它们既可以单独地1芯片化，也可以包含一部分或全部而单芯片化。此外，这里设为系统LSI，但根据集成度的差异，也有称作IC、系统LSI、超级 (super)LSI、超大(ultra)LSI 的情况。此外，集成电路化的方法并不限于LSI，也可以通过专用电路或通用处理器实现。 也可以使用在LSI制造后能够编程的FPGA(Field ProgrammableGate Array 现场可编程 门阵列)、或能够重新配置LSI内部的电路单元的连接及设定的可重构处理器。进而，如果因半导体技术的进步或派生的其他技术而出现代替LSI的集成电路化 的技术，则当然也可以利用该技术进行功能块的集成化。有可能是生物技术的应用等。(5)构成上述各装置的结构元件的一部分或全部也可以由相对于各装置可拆装的 IC卡或单体的模块构成。上述IC卡或上述模块是由微处理器、R0M、RAM等构成的计算机系 统。上述IC卡或上述模块也可以包括上述超多功能LSI。通过微处理器按照计算机程序动 作，上述IC卡或上述模块实现其功能。该IC卡或该模块也可以具有耐篡改性。(6)本发明也可以是上述所示的方法。此外，也可以是通过计算机实现这些方法的 计算机程序，也可以是由上述计算机程序构成的数字信号。此外，本发明也可以是将上述计算机程序或上述数字信号记录到计算机能够读取 的记录媒体——例如软盘、硬盘、CD-ROM、MO、DVD、DVD-ROM、DVD-RAM、BD (Blu-ray Disc 蓝 光光盘)、半导体存储器等中而成的产品。此外，也可以是记录在这些记录媒体中的上述计 算机程序或上述数字信号。此外，本发明也可以是将上述计算机程序或上述数字信号经由电气通信线路、无 线或有线通信线路、以因特网为代表的网络、数字广播等传送的系统。
15
此外，也可以通过将上述程序或上述数字信号记录到上述记录媒体中并移送、或 者通过将上述程序或上述数字信号经由上述网络等移送，由独立的其他计算机系统实施。(7)也可以将上述实施方式及上述变形例分别组合。工业实用性有关本发明的可编程设备搭载在要求节电、从电源切断状态的高速的启动的信息 处理装置等中，由该信息处理设备的制造商等制造、转移等。
1权利要求
一种可编程设备，其特征在于，具备1个以上的处理区块，该处理区块包括进行由电路信息表示的运算的核心逻辑部、和用于存储设定于上述核心逻辑部的电路信息的配置存储器；电力供给机构，对核心逻辑部和配置存储器供给电力；以及控制机构，对于1个以上的处理区块，在该处理区块是未使用的情况下，与向配置存储器供给电力的电力供给路径独立地将向核心逻辑部供给电力的电力供给路径切断。
2.如权利要求1所述的可编程设备，其特征在于，上述控制机构在将向上述核心逻辑部供给电力的电力供给路径切断的情况下，不切断 向上述配置存储器供给电力的电力供给路径。
3.如权利要求2所述的可编程设备，其特征在于，在对该处理区块分配了功能、将该处理区块的动作临时中断的情况下，上述控制机构 不将向包含在该处理区块中的配置存储器供给电力的电力供给路径切断，而将向包含在该 处理区块中的核心逻辑部供给电力的电力供给路径切断。
4.如权利要求2所述的可编程设备，其特征在于，在没有对该处理区块分配功能的情况下，上述控制机构将向包含在该处理区块中的配 置存储器及核心逻辑部供给电力的电力供给路径分别切断。
5.如权利要求4所述的可编程设备，其特征在于，在对该处理区块分配功能的情况下，上述控制机构在核心逻辑部中设定电路信息。
6.如权利要求1所述的可编程设备，其特征在于，上述控制机构在将向上述核心逻辑部供给电力的电力供给路径切断的情况下，在切断 前利用上述配置存储器保存上述核心逻辑部的内部状态，在连接上述电力供给路径的情况 下，在连接后将上述内部状态恢复到上述核心逻辑部中。
7.如权利要求6所述的可编程设备，其特征在于，上述控制机构在保存上述核心逻辑部的内部状态的情况下，使其保存到上述配置存储 器中的储存上述核心逻辑部的初始设定的区域中。
8.如权利要求7所述的可编程设备，其特征在于，上述控制机构在恢复上述核心逻辑部的内部状态的情况下，从储存上述初始设定的区 域中读出上述内部状态而设定到上述核心逻辑部中。
9.如权利要求6所述的可编程设备，其特征在于，上述控制机构在保存上述核心逻辑部的内部状态的情况下，使其保存到上述配置存储 器中的与储存上述核心逻辑部的初始设定的区域不同的区域中。
10.如权利要求1所述的可编程设备，其特征在于，上述配置存储器由阈值电压比上述核心逻辑部所具有的晶体管的阈值电压高的晶体 管构成。
11.如权利要求1所述的可编程设备，其特征在于，上述配置存储器由栅极绝缘膜的绝缘性比上述核心逻辑部所具有的晶体管的栅极绝 缘膜的绝缘性高的晶体管构成。
12.—种设备控制方法，控制具备1个以上的处理区块的可编程设备，该处理区块包 括进行由电路信息表示的运算的核心逻辑部；和用于存储设置于上述核心逻辑部的电路信息的配置存储器，其特征在于， 该设备控制方法包括电力供给步骤，对核心逻辑部和配置存储器供给电力；以及控制步骤，对于1个以上的处理区块，在该处理区块是未使用的情况下，与向配置存储 器供给电力的电力供给路径独立地将向核心逻辑部供给电力的电力供给路径切断。
13. 一种信息处理系统，其特征在于， 具备可编程设备；外部存储机构，储存对上述可编程设备分发的电路信息；以及 外部电源机构，驱动上述可编程设备； 上述可编程设备具备1个以上的处理区块，该处理区块包括进行由电路信息表示的运算的核心逻辑部、和用 于存储设定于上述核心逻辑部的电路信息的配置存储器；电力供给机构，对核心逻辑部和配置存储器供给从上述外部电源机构提供的电力；以及控制机构，对于1个以上的处理区块，在该处理区块是未使用的情况下，与向配置存储 器供给电力的电力供给路径独立地将向核心逻辑部供给电力的电力供给路径切断。
全文摘要
提供一种能够在降低消耗电力的同时高速地动作的可编程设备。可编程设备(2)具备包括配置存储器(21)和核心逻辑(22)的多个处理区块(11)、将它们编程的配置控制机构(13)、和根据它们的动作状态将电力供给切断的电力控制机构(12)，通过将核心逻辑(22)的内部状态保存到配置存储器(11)中后将核心逻辑(22)的电源切断，并再次供给核心逻辑(22)的电源，将上述内部状态从配置存储器(21)向核心逻辑(22)恢复，从而能够在维持内部状态的同时实现节电化。
文档编号H03K19/00GK101971500SQ20088001605
公开日2011年2月9日 申请日期2008年9月18日 优先权日2007年11月13日
发明者西冈伸一郎 申请人:松下电器产业株式会社