专利名称：一种输出电压可控的高线性上混频器及混频方法
技术领域：
本发明属于无线通信技术领域，涉及一种输出电压可控的高线性上混频器及混频
方法。
背景技术：
随着集成电路工艺技术的快速发展，给无线收发机系统高度集成提供了可能。同 时，通信系统技术的发展和消费市场的需求都集中在高数据传输速率的通信。这就需要使 用64QAM(Quadrature Amplitude Modulation,正交调幅)、256QAM甚至1024QAM的调制。 这些调制技术都要求进行射频信号传输的收发机有很高的线性度。目前，集成的发射机电 路中，通常采用吉尔伯特(Gilbert)结构的混频器结构，如图l所示。但是利用这种混频器 结构，要获得很高的线性度有一定的困难，因为图1的电路中的MOS晶体管器件是非线性器 件，只有在小信号时可以线性工作，如果信号增大将产生失真和非线性。
发明内容
本发明所要解决的技术问题是提供一种输出电压可控的高线性上混频器。
为解决上述技术问题，本发明采用如下技术方案。 —种输出电压可控的高线性上混频器，包括电压/电流转换电路，混频电路，幅度 检测器，比较模块；所述电压/电流转换电路用以将模拟的基带信号转换为电流信号；所述 混频电路用以将所述电压/电流转换电路输出的电流信号同L0信号进行混频，输出高线性 混频信号；所述幅度检测器用以检测所述高线性混频信号的幅度，输出检测信号；所述比 较模块用以比较所述检测信号和参考电压信号，输出控制信号控制所述电压/电流转换电 路输出的电流。 作为本发明的一种优选方案，所述电压/电流转换电路包括运算放大器U10，NM0S 晶体管M7，可调电阻R1， PMOS晶体管M1，电流源II ;所述运算放大器UIO的同相输入端接 模拟的基带信号BB—LP，反相输入端接电流源Il，输出端接NMOS晶体管M7的栅极；PM0S晶 体管Ml的漏极接运算放大器U10和电流源II相交的节点，源极接地，栅极接NM0S晶体管 M7的漏极和可调电阻R1的一端；可调电阻R1的另一端接地。 作为本发明的另一种优选方案，所述可调电阻Rl连接有控制信号VCTRL，通过改 变控制信号VCTRL的值来调节可调电阻Rl的阻值。 作为本发明的再一种优选方案，所述混频电路包括NM0S晶体管M2、M3 ;NM0S晶体
管M2、 M3的漏极接NM0S晶体管M7的源极；NM0S晶体管M2的栅极接L0信号L0_I_P，源极
接输出电压节点OUTN ;NMOS晶体管M3的栅极接LO信号L0_I_N，源极接输出电压节点OUTP。 —种输出电压可控的高线性上混频器的混频方法，包括以下步骤 步骤一，电压/电流转换电路将模拟的基带信号转换为电流信号； 步骤二，混频电路将所述电压/电流转换电路输出的电流信号同LO信号进行混
频，输出高线性混频信号；
4
步骤三，幅度检测器检测所述高线性混频信号的幅度，输出检测信号； 步骤四，比较模块比较所述检测信号和参考电压信号，输出控制信号控制所述电
压/电流转换电路的输出电流。 作为本发明的一种优选方案，步骤一中，所述电压/电流转换电路包括运算放大 器U10，NM0S晶体管M7，可调电阻R1，PM0S晶体管M1，电流源II ;所述运算放大器UIO的同 相输入端接模拟的基带信号BB_I_P，反相输入端接电流源Il，输出端接NM0S晶体管M7的 栅极；PM0S晶体管M1的漏极接运算放大器UIO和电流源II相交的节点，源极接地，栅极接 NM0S晶体管M7的漏极和可调电阻Rl的一端；可调电阻Rl的另一端接地。
作为本发明的另一种优选方案，所述可调电阻R1连接有控制信号VCTRL，通过改 变控制信号VCTRL的值来调节可调电阻Rl的阻值。 作为本发明的再一种优选方案，所述混频电路包括NM0S晶体管M2、M3 ;NM0S晶体 管M2、 M3的漏极接NM0S晶体管M7的源极；NM0S晶体管M2的栅极接L0信号L0_I_P，源极 接输出电压节点0UTN ;NM0S晶体管M3的栅极接L0信号L0_I_N，源极接输出电压节点0UTP。
本发明的有益效果在于它采用了负反馈控制回路，使输出电压幅度精确，且本发 明的电路结构简单，有利于CMOS集成。
下面结合附图对本发明的具体实施方式
作进一步详细说明。
图1为吉尔伯特结构的混频器的结构示意图；
图2为本发明的结构示意图；
图3为本发明的部分核心电路图。
具体实施方式
实施例 —种输出电压可控的高线性上混频器，如图2所示，包括电压/电流转换电路，混 频电路，幅度检测器，比较模块；所述电压/电流转换电路用以将模拟的基带信号转换为电 流信号；所述混频电路用以将所述电压/电流转换电路输出的电流信号同LO信号进行混 频，输出高线性混频信号；所述幅度检测器用以检测所述高线性混频信号的幅度，输出检测 信号；所述比较模块用以比较所述检测信号和参考电压信号，输出控制信号控制所述电压 /电流转换电路输出的电流。 所述电压/电流转换电路包括运算放大器U10，NM0S晶体管M7，可调电阻Rl，PM0S 晶体管Ml，电流源II ;所述运算放大器U10的同相输入端接模拟的基带信号BB_I_P，反相 输入端接电流源Il，输出端接NMOS晶体管M7的栅极；PM0S晶体管M1的漏极接运算放大 器U10和电流源11相交的节点，源极接地，栅极接NM0S晶体管M7的漏极和可调电阻Rl的 一端；可调电阻R1的另一端接地。所述可调电阻R1连接有控制信号VCTRL，通过改变控制 信号VCTRL的值来调节可调电阻Rl的阻值。所述混频电路包括NM0S晶体管M2、 M3 ;NM0S 晶体管M2、 M3的漏极接NM0S晶体管M7的源极；NM0S晶体管M2的栅极接L0信号L0_I_P， 源极接输出电压节点0UTN ;NM0S晶体管M3的栅极接L0信号L0_I_N，源极接输出电压节点 0UTP。
—种输出电压可控的高线性上混频器的混频方法，包括以下步骤 步骤一，电压/电流转换电路将模拟的基带信号转换为电流信号； 步骤二，混频电路将所述电压/电流转换电路输出的电流信号同LO信号进行混
频，输出高线性混频信号； 步骤三，幅度检测器检测所述高线性混频信号的幅度，输出检测信号； 步骤四，比较模块比较所述检测信号和参考电压信号，输出控制信号控制所述电
压/电流转换电路的输出电流。 步骤一中，所述电压/电流转换电路包括运算放大器U10，NM0S晶体管M7，可调电 阻R1，PM0S晶体管M1，电流源II ;所述运算放大器UIO的同相输入端接模拟的基带信号BB— LP，反相输入端接电流源Il，输出端接NMOS晶体管M7的栅极；PM0S晶体管M1的漏极接运 算放大器U10和电流源II相交的节点，源极接地，栅极接NM0S晶体管M7的漏极和可调电 阻R1的一端；可调电阻R1的另一端接地。所述可调电阻R1连接有控制信号VCTRL，通过 改变控制信号VCTRL的值来调节可调电阻Rl的阻值。所述混频电路包括NM0S晶体管M2、 M3 ;NM0S晶体管M2、M3的漏极接NM0S晶体管M7的源极；NM0S晶体管M2的栅极接L0信号 L0_I_P，源极接输出电压节点0UTN ;NM0S晶体管M3的栅极接L0信号L0_I_N，源极接输出 电压节点0UTP。 本发明的结构示意图如图2所示。模拟的基带信号BBI、BBQ首先经过高线性的电 压/电流转换电路(V/I电路)转换为电流信号，然后同本机振荡信号LOI、LOQ进行混频得 到高线性混频信号V0UT， V0UT经过幅度检测器得到检测信号DETJ)UT， DETJ)UT再和参考电 压信号VREF进行比较得到控制信号VCTRL， VCTRL控制V/I电路的输出电流。整个系统是 个负反馈系统，稳定后，高线性混频信号V0UT的的幅度值和参考电压信号VREF相等。
图3描述了本发明的部分核心电路。混频器采用的是有源Gilbert混频器架构。 图中，运算放大器U10，NM0S晶体管M7，可调电阻R1，PM0S晶体管M1，电流源II构成了一个 高线性度的电压到电流的转换器。其中，运算放大器U10的同相输入端接BB—LP，反相输入 端接电流源II，输出端接NM0S晶体管M7的栅极；PM0S晶体管Ml的漏极接运算放大器U10 和电流源II相交的节点，源极接地，栅极接NM0S晶体管M7的漏极和可调电阻Rl的一端； 可调电阻Rl的另一端接地；NM0S晶体管M7的源极接NM0S晶体管M2、 M3的漏极；NM0S晶 体管M2的栅极接L0_I_P，源极接0UTN ;NM0S晶体管M3的栅极接L0_I_N，源极接0UTP。可 调电阻Rl连接有控制信号VCTRL，可以通过改变控制信号VCTRL的值来调节Rl的阻值。
本发明采用了负反馈控制回路，使输出电压幅度精确，且本发明的电路结构简单， 有利于CM0S集成。 这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例 中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实 施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明 的精神或本质特征的情况下，本发明可以以其他形式、结构、布置、比例，以及用其他元件、 材料和部件来实现。
权利要求
一种输出电压可控的高线性上混频器，其特征在于，包括电压/电流转换电路，用以将模拟的基带信号转换为电流信号；混频电路，用以将所述电压/电流转换电路输出的电流信号同LO信号进行混频，输出高线性混频信号；幅度检测器，用以检测所述高线性混频信号的幅度，输出检测信号；比较模块，用以比较所述检测信号和参考电压信号，输出控制信号控制所述电压/电流转换电路输出的电流。
2. 根据权利要求1所述的输出电压可控的高线性上混频器，其特征在于所述电压/电流转换电路包括运算放大器UIO， NMOS晶体管M7，可调电阻R1， PM0S晶体管M1，电流源11 ;所述运算放大器U10的同相输入端接模拟的基带信号BB_I_P，反相输入端接电流源11 ，输出端接NMOS晶体管M7的栅极；PMOS晶体管Ml的漏极接运算放大器U10和电流源II相交的节点，源极接地，栅极接NMOS晶体管M7的漏极和可调电阻Rl的一端；可调电阻Rl的另一端接地。
3. 根据权利要求2所述的输出电压可控的高线性上混频器，其特征在于所述可调电阻Rl连接有控制信号VCTRL，通过改变控制信号VCTRL的值来调节可调电阻Rl的阻值。
4. 根据权利要求2所述的输出电压可控的高线性上混频器，其特征在于所述混频电路包括NMOS晶体管M2、M3 ;NMOS晶体管M2、M3的漏极接NMOS晶体管M7的源极；NMOS晶体管M2的栅极接LO信号L0_I_P，源极接输出电压节点OUTN ;NMOS晶体管M3的栅极接L0信号L0_I_N，源极接输出电压节点OUTP。
5. 权利要求1所述的输出电压可控的高线性上混频器的混频方法，其特征在于，包括以下步骤步骤一，电压/电流转换电路将模拟的基带信号转换为电流信号；步骤二，混频电路将所述电压/电流转换电路输出的电流信号同LO信号进行混频，输出高线性混频信号；步骤三，幅度检测器检测所述高线性混频信号的幅度，输出检测信号；步骤四，比较模块比较所述检测信号和参考电压信号，输出控制信号控制所述电压/电流转换电路的输出电流。
6. 根据权利要求5所述的输出电压可控的高线性上混频器的混频方法，其特征在于步骤一中，所述电压/电流转换电路包括运算放大器UIO， NMOS晶体管M7，可调电阻R1，PM0S晶体管Ml，电流源II ;所述运算放大器U10的同相输入端接模拟的基带信号BB_I_P，反相输入端接电流源Il，输出端接NMOS晶体管M7的栅极；PM0S晶体管M1的漏极接运算放大器U10和电流源II相交的节点，源极接地，栅极接NMOS晶体管M7的漏极和可调电阻Rl的一端；可调电阻R1的另一端接地。
7. 根据权利要求6所述的输出电压可控的高线性上混频器的混频方法，其特征在于所述可调电阻Rl连接有控制信号VCTRL，通过改变控制信号VCTRL的值来调节可调电阻Rl的阻值。
8. 根据权利要求6所述的输出电压可控的高线性上混频器的混频方法，其特征在于所述混频电路包括NMOS晶体管M2、 M3 ;NMOS晶体管M2、 M3的漏极接NMOS晶体管M7的源极；NMOS晶体管M2的栅极接LO信号L0_I_P，源极接输出电压节点OUTN ;NMOS晶体管M3的W及接LO信号LO_I_N，源极接输出电压节点OUTP。
全文摘要
本发明公开了一种输出电压可控的高线性上混频器，包括电压/电流转换电路，混频电路，幅度检测器，比较模块；所述电压/电流转换电路用以将模拟的基带信号转换为电流信号；所述混频电路用以将所述电压/电流转换电路输出的电流信号同LO信号进行混频，输出高线性混频信号；所述幅度检测器用以检测所述高线性混频信号的幅度，输出检测信号；所述比较模块用以比较所述检测信号和参考电压信号，输出控制信号控制所述电压/电流转换电路输出的电流。本发明采用了负反馈控制回路，使输出电压幅度精确，且本发明的电路结构简单，有利于CMOS集成。
文档编号H03D7/16GK101707475SQ20091019829
公开日2010年5月12日 申请日期2009年11月4日 优先权日2009年11月4日
发明者刘瑞金, 迮德东 申请人:捷顶微电子(上海)有限公司