专利名称：具有增强压摆率的单增益缓冲器的制作方法
技术领域：
本发明涉及一种单增益缓冲器(unity-gain buffer),特别是关于一种具有增强压摆率(Slew Rate)的单增益缓冲器。
背景技术：
运算放大器为电路领域中常见的电路组件，其具有一正相输入端( + )、一反相输入端(-)、以及一输出端，而利用运算放大器可连接成一单增益缓冲器(unity-gain buffer),或者称为单增益追随器(unity-gain follower)。图1A、图IB所示为单增益缓冲器以及输入输出信号示意图，该单增益缓冲器10是将运算放大器OP的反相输入端(_)连接至输出 端而成，而且运算放大器OP的正相输入端(+ )为单增益缓冲器10的输入端IN，可接收输入信号，以及运算放大器OP的输出端为单增益缓冲器10的输入端0UT，可产生输出信号。所谓的单增益缓冲器，即其增益值(Gain)约等于1，亦即输出端OUT的输出信号等于输入端IN的输入信号。如图IB所示,假设输入端IN接收一步进函数(step function),其在时间t0时由OV上升至Vc。由于输出端OUT无法实时反应输入端IN的变化，因此输出端OUT会在时间点t0开始由OV逐渐上升至Vc，此时，输出端OUT上电压的上升斜率即称为压摆率(Slew Rate)。如图2所示为运算放大器的输出级(output stage)示意图。一般来说,运算放大器OP中的最后一级为输出级，其为AB类输出级(Class-AB output stage)。如图2所示，输出级包括一 P型晶体管MPo以及一 N型晶体管MNo，P型晶体管MPo与N型晶体管MNo的漏极相互连接成为运算放大器OP的输出端。基本上，输出级可产生驱动电流(drivingcurrent),驱动电流可以为推动电流(push current)或者为拉回电流(pull current),详细说明如下。以单增益缓冲器为例，当输入端IN的电压高于输出端OUT的电压时，输出级中的P型晶体管MPo开启，输出级中的N型晶体管MNo关闭，此时P型晶体管MPo对输出端产生推动电流Ipsh_op由P型晶体管MPo流向输出端OUT ;反之，当输入端IN的电压低于输出端OUT的电压时，输出级中的P型晶体管MPo关闭而N型晶体管MNo开启，此时N型晶体管MNo对输出端产生拉回电流Ipll_op由输出端OUT流向N型晶体管MNo。其中，当P型晶体管MPo开启时,仅会产生推动电流Ipsh_op而不会产生拉回电流Ipll_op,当N型晶体管MNo开启时，仅会产生拉回电流Ipll_op而不会产生推动电流Ipsh_op。由于运算放大器OP的输出级驱动能力有限，因此其压摆率约在几V/ μ s左右。因此，如何有效地提升单增益缓冲器的压摆率即为本发明所要达成的主要目的。
发明内容
本发明的目的为利用一辅助输出级来增强单增益缓冲器的推动电流以及拉回电流，实现具有增强压摆率的单增益缓冲器。本发明为一种单增益缓冲器，其包括运算放大器，具有正相输入端作为单增益缓冲器的输入端，具有输出端作为单增益缓冲器的输出端，具有反相输入端连接至单增益缓冲器的输出端；一控制级，连接于所述正相输入端以及单增益缓冲器的输出端之间；以及，辅助输出级，连接于所述控制级以及单增益缓冲器的输出端之间；其中，根据单增益缓冲器的输入端的信号，以使所述控制级产生第一驱动电流，使所述辅助输出级产生第二驱动电流，使所述运算放大器产生第三驱动电流，进而使得单增益缓冲器的输入端上的总驱动电流为第一驱动电流，第二驱动电流，与第三驱动电流的总和。从上述方案可以看出，本发明的单增益缓冲器同时利用一辅助输出级以及一控制级来增强单增益缓冲器的推动电流以及拉回电流，进而实现了具有增强压摆率的单增益缓冲器。换句话说，利用本发明的单增益缓冲器中控制级、辅助输出级以及运算放大器的总驱动电流确实具备增强输出端信号的压摆率的能力。
图IA和图IB为单增益缓冲器以及输入输出信号示意图； 图2为运算放大器的输出级示意图；图3A至图3D为具辅助输出级的单增益缓冲器及其信号示意图；图4A至图4D为本发明单增益缓冲器第一实施例及其信号示意图；图5A至图5C控制级中各种电流源的实现方式示意图；图6A为本发明单增益缓冲器第二实施例示意图；图6B为本发明单增益缓冲器第三实施例示意图。附图中，各标号所代表的名称如下10 :单增益缓冲器，30 :单增益缓冲器，32 :辅助输出级，40、500、530、550、600、630 :单增益缓冲器，42、512、522、542、612、622 :控制级，46、514、614、624 :辅助输出级。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。本发明为了提高单增益缓冲器的压摆率，在运算放大器OP的正相输入端(+ )以及输出端之间连接一辅助输出级，以增加单增益缓冲器的推动电流以及拉回电流。请参照图3A至图3D所示，为具辅助输出级的单增益缓冲器及其信号示意图。如图3A所示，单增益缓冲器30包括一运算放大器OP和一辅助输出级32。其中，运算放大器OP的正相输入端(+ )为单增益缓冲器30的输入端IN，运算放大器OP的输出端为单增益缓冲器30的输出端0UT1，运算放大器的输出端连接至运算放大器OP的反相输入端(_)。辅助输出级32包括一 N型晶体管MNa、与一 P型晶体管MPa。N型晶体管MNa的栅极连接至单增益缓冲器30的输入端IN，N型晶体管MNa的漏极连接至电源电压Vc，N型晶体管MNa源极连接至单增益缓冲器30的输出端OUTl ；P型晶体管MPa的栅极连接至单增益缓冲器30的输入端IN，P型晶体管MPa的漏极连接至接地电压GND，P型晶体管MPa源极连接至单增益缓冲器30的输出端OUTl。如图3A、图3B所示，当单增益缓冲器30的输入端IN由OV上升至Vc时，N型晶体管MNa为开启状态，P型晶体管MPa为关闭状态，进而使单增益缓冲器30的输出端OUTl由OV上升至Ne。此时，由电源电压Vc经N型晶体管MNa至单增益缓冲器30的输出端OUTl产生一辅助推动电流Ipsh_l。换句话说，此时单增益缓冲器30的输出端OUTl产生的总推动电流为运算放大器OP的推动电流Ipsh_op加上辅助推动电流Ipsh_l。因此，可以增强其信号上升的压摆率(Rising Slew Rate)。如图3C、图3D所示，当单增益缓冲器30输入端IN由Vc下降至OV时，P型晶体管MPa为开启状态，N型晶体管MNa为关闭状态，进而使单增益缓冲器30的输出端OUTl由Ne下降至0V。此时，由单增益缓冲器30的输出端OUTl经P型晶体管MPa至接地电压GND产生一辅助拉回电流Ipll_l。换句话说，此时单增益缓冲器30的输出端OUTl产生的总拉回电流为运算放大器OP的拉回电流Ipll_op加上辅助拉回电流Ipll_l。因此，可以增强其信号下降的压摆率(Falling Slew Rate)。 由上述说明可知，当单增益缓冲器30的输出端OUTl由OV上升至Vc时，单增益缓冲器30的输出端OUTl产生推动电流；当单增益缓冲器30的输出端OUTl由Vc下降至OV时，单增益缓冲器30的输出端OUTl产生拉回电流。另外，由图3B可知，当单增益缓冲器30的输入端IN由OV上升至Vc时，其输出端OUTl的信号的上升压摆率为43. 62V/ μ S ;由图3D可知，当单增益缓冲器30的输入端IN由Vc下降至OV时，其输出端OUTl的信号的下降压摆率为-33. 33V/μ S。很明显地，单增益缓冲器30的压摆率已有效地增强了。然而，上述单增益缓冲器30中的辅助输出级32是将N型晶体管MNa连接于电源电压Vc以及输出端OUTl之间，而将P型晶体管MPa连接于输出端OUTl与接地电压GND之间。因此，N型晶体管MNa与P型晶体管MPa会有衬底效应(body effect)产生。为了降低衬底效应的影响，必须增加N型晶体管MNa与P型晶体管MPa的尺寸，使得N型晶体管MNa与P型晶体管MPa产生足够的辅助推动电流Ipsh_l以及辅助拉回电流Ipll_l。当N型晶体管MNa与P型晶体管MPa的尺寸增加后，将造成N型晶体管MNa与P型晶体管MPa的等效电容增加，并使得输出端OUTl上的信号耦合(copule)至输入端IN的信号，造成整个单增益缓冲器30的不稳定。图4A至图4D所示为本发明单增益缓冲器的第一实施例及其信号示意图。如图4A所示，单增益缓冲器40包括一运算放大器0P、一控制级(control stage)42和一辅助输出级46。其中，运算放大器OP的正相输入端(+ )为单增益缓冲器40的输入端IN，运算放大器OP的输出端为单增益缓冲器40的输出端0UT2，运算放大器的输出端0UT2连接至运算放大器OP的反相输入端(_)。进一步地，控制级42包括一第一电流源II、一第二电流源12、一第一 N型晶体管丽I、和一第一 P型晶体管MPl。第一电流源11连接于电源电压Vc和节点a之间；第一 N型晶体管MNl的栅极连接至单增益缓冲器40的输入端IN，第一 N型晶体管MNl的源极连接至单增益缓冲器40的输出端0UT2，第一 N型晶体管丽I的漏极连接至节点a ;第二电流源12连接于接地电压GND和节点b之间；第一 P型晶体管MPl的栅极连接至单增益缓冲器40的输入端IN，第一 P型晶体管MPl的漏极连接至节点b，第一 P型晶体管MPl源极连接至单增益缓冲器40的输出端OUT2。辅助输出级46包括一第二 P型晶体管MP2和一第二 N型晶体管丽2。第二 P型晶体管MP2的栅极连接至节点a，第二 P型晶体管MP)的源极连接至电源电压Vc，第二 P型晶体管MP2漏极连接至单增益缓冲器40的输出端0UT2 ;第二 N型晶体管丽2的栅极连接至节点b，第二 N型晶体管丽2的源极连接至接地电压GND，第二 N型晶体管丽2漏极连接至单增益缓冲器40的输出端0UT2。如图4A、图4B所示，当单增益缓冲器40的输入端IN由OV上升至Vc时，控制级42中的第一 N型晶体管丽I为开启状态、第一 P型晶体管MPl为关闭状态。因此,节点a电压降低并使得辅助输出级46的第二 P型晶体管MP2开启，使得单增益缓冲器40的输出端0UT2由OV上升至Vc。由图4A可知，单增益缓冲器40的输出端0UT2产生的总推动电流为运算放大器OP的推动电流Ipsh_op加上控制级42产生的第一辅助推动电流Ipsh_l加上辅助输出级46产生的第二辅助推动电流Ipsh_2。因此，可以增强其信号上升的压摆率。 如图4C、图4D所示，当单增益缓冲器40的输入端IN由Vc下降至OV时，控制级42中的第一 P型晶体管MPl为开启状态,第一 N型晶体管丽I为关闭状态。因此,节点b电压升高并使得辅助输出级46的第二 N型晶体管MN2开启，使得单增益缓冲器40的输出端0UT2由Vc下降至0V。由图4C可知，单增益缓冲器40的输出端0UT2产生的总拉回电流为运算放大器OP的拉回电流Ipll_op加上控制级42产生的第一辅助拉回电流Ipll_l加上辅助输出级46的第二辅助拉回电流Ipll_2。因此，可以增强其信号下降的压摆率。另外，如图4B可知，当单增益缓冲器40的输入端IN由OV上升至Vc时，其输出端0UT2信号的上升压摆率为57. 62V/y S，大于图3Α所示的单增益缓冲器30的输出端OUTl的上升压摆率；如图4D可知，当单增益缓冲器40的输入端IN由Vc下降至OV时，其输出端0UT2信号的下降压摆率为-38. 65V/ μ s,小于图3A所示的单增益缓冲器30的输出端OUTl的下降压摆率。相比于图3A的单增益缓冲器30，第一实施例的单增益缓冲器40的压摆率已有显著地增强。根据本发明的第一实施例，控制级42仅作为控制辅助输出级46的用途。因此，控制级42中的第一 N型晶体管丽I与第一 P型晶体管MPl使用正常的晶体管尺寸即可。并且，由于第一 N型晶体管丽I与第一 P型晶体管MPl的等效电容小，将不会造成严重的信号耦合问题，使得单增益缓冲器40能够稳定的操作。图5A至图5C为控制级中各种电流源的实现方式图。如图5A所示，单增益缓冲器500中的运算放大器OP和辅助输出级514与图4A的单增益缓冲器40中的运算放大器OP和辅助输出级46完全相同，因此不再赘述。其差异仅在于控制级512中，图5A中，利用第一电阻Rl连接于电源电压Vc和节点a之间形成第一电流源，利用第二电阻R2连接于接地电压GND和节点b之间形成第二电流源。如图5B所示，单增益缓冲器530中的运算放大器OP和辅助输出级514与图4A的单增益缓冲器40中的运算放大器OP和辅助输出级46完全相同，因此不再赘述。其差异仅在于控制级522中，图5B中，利用第三P型晶体管MP3的栅极连接至接地电压GND，源极连接至电源电压Vc，漏极连接至节点a以形成第一电流源；利用第三N型晶体管丽3的栅极连接至电源电压Vc，源极连接至接地电压GND，漏极连接至节点b以形成第二电流源。
如图5C所示，单增益缓冲器550中的运算放大器OP和辅助输出级514与图4A的单增益缓冲器40中的运算放大器OP和辅助输出级46完全相同，因此不再赘述。其差异仅在于控制级542中，图5C中，利用第三P型晶体管MP3的栅极连接至单增益缓冲器550的输入端IN，源极连接至电源电压Vc，漏极连接至节点a以形成第一电流源；利用第三N型晶体管MN3的栅极连接至单增益缓冲器550的输入端IN，源极连接至接地电压GND，漏极连接至节点b以形成第二电流源。当然，单增益缓冲器也可以根据实际的需要并适当地修改第一实施例，进而成为仅增强上升压摆率或者仅增强下降压摆率的单增益缓冲器。图6A为本发明单增益缓冲器的第二实施例示意图。第二实施例为仅增强上升压摆率的单增益缓冲器。单增益缓冲器600包括一运算放大器0P、一控制级612和一辅助输出级614。其中，运算放大器OP的正相输入端(+ )为单增益缓冲器600的输入端IN，运算放大器OP的输出端为单增益缓冲器600的输出端0UT6，运算放大器OP的输出端连接至运算放大器OP的反相输入端(_)。
控制级612包括一第一电流源II、一第一 N型晶体管MN1。第一电流源Il连接于电源电压Vc和节点a之间；第一 N型晶体管MNl的栅极连接至单增益缓冲器600的输入端IN，第一 N型晶体管丽I的源极连接至单增益缓冲器600的输出端0UT6，第一 N型晶体管丽I的漏极连接至节点a。辅助输出级614包括一第一 P型晶体管MP1。第一 P型晶体管MPl的栅极连接至节点a，第一 P型晶体管MPl的源极连接至电源电压Vc，第一 P型晶体管MPl的漏极连接至单增益缓冲器600的输出端0UT6。当单增益缓冲器600的输入端IN由OV上升至Vc时，控制级612中的第一 N型晶体管丽I开启，使得节点a电压降低并使得辅助输出级614的第一 P型晶体管MPl开启，使得单增益缓冲器600的输出端0UT6由OV上升至Ne。如图6A所示，单增益缓冲器600的输出端0UT6产生的总推动电流为运算放大器OP的推动电流Ipsh_op加上控制级612产生的第一辅助推动电流Ipsh_l加上辅助输出级614产生的第二辅助推动电流Ipsh_2。因此，可以增强其信号上升的压摆率。另外，当单增益缓冲器600的输入端IN由Vc下降至OV时，仅运算放大器OP产生拉回电流，使得输出端0UT6较缓慢的由Vc下降至OV。图6B为本发明单增益缓冲器的第三实施例示意图。第三实施例为仅增强下降压摆率的单增益缓冲器。单增益缓冲器630包括一运算放大器0P、一控制级622和一辅助输出级624。其中，运算放大器OP的正相输入端(+ )为单增益缓冲器630的输入端IN，运算放大器OP的输出端为单增益缓冲器630的输出端0UT7，运算放大器OP的输出端连接至运算放大器OP的反相输入端(_)。控制级622包括一第二电流源12、和一第一 P型晶体管MP1。第二电流源12连接于接地电压GND和节点b之间；第一 P型晶体管MPl的栅极连接至单增益缓冲器630的输入端IN，第一 P型晶体管MPl的漏极连接至节点b，第一 P型晶体管MPl的源极连接至单增益缓冲器630的输出端0UT7。辅助输出级624包括一第一 N型晶体管丽I。第一 N型晶体管丽I的栅极连接至节点b，第一 N型晶体管丽I的源极连接至接地电压GND，第一 N型晶体管丽I的漏极连接至单增益缓冲器630的输出端OUT7。当单增益缓冲器630的输入端IN由Vc下降至OV时，控制级622中的第一 P型晶体管MPl开启，使得节点b电压升高并使得辅助输出级624的第一 N型晶体管丽I开启，使得单增益缓冲器630的输出端0UT7由Vc下降至0V。如图6B所示，单增益缓冲器630的输出端0UT7产生的总拉回电流为运算放大器OP的拉回电流Ipll_op加上控制级622产生的第一辅助拉回电流Ipll_l加上辅助输出级624的第二辅助拉回电流Ipll_2。因此，可以增强其信号下降的压摆率。再者，当单增益缓冲器600的输入端IN由OV上升至Vc时，仅运算放大器OP产生推动电流，使得输出端0UT7较缓慢的由OV上升至Vc。另外，图6A中的第一电流源Il可以利用电阻或者P型晶体管来实现。而图6B中的第二电流源12可以利用电阻或者N型晶体管来实现。
由以上说明可知，本发明的单增益缓冲器同时利用一辅助输出级以及一控制级来增强单增益缓冲器的推动电流以及拉回电流，进而实现了具有增强压摆率的单增益缓冲器。换句话说，利用本发明的单增益缓冲器中控制级、辅助输出级以及运算放大器的总驱动电流确实具备增强输出端信号的压摆率的能力。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
权利要求
1.一种单增益缓冲器，其特征在于，包括 一运算放大器，具有一正相输入端作为所述单增益缓冲器的输入端，具有一输出端作为所述单增益缓冲器的输出端，具有一反相输入端连接至所述单增益缓冲器的输出端； 一控制级，连接于所述正相输入端和所述单增益缓冲器的输出端之间；以及 一辅助输出级，连接于所述控制级以及所述单增益缓冲器的输出端之间； 其中，根据所述单增益缓冲器的输入端上的信号，以使所述控制级产生一第一驱动电流，使所述辅助输出级产生一第二驱动电流，使所述运算放大器产生一第三驱动电流，进而使得所述单增益缓冲器的输入端上的总驱动电流为所述第一驱动电流、第二驱动电流与第三驱动电流的总和。
2.如权利要求I所述的单增益缓冲器，其特征在于，所述总驱动电流为总推动电流，所述第一驱动电流为第一推动电流，所述第二驱动电流为第二推动电流，所述第三驱动电流为第三推动电流。
3.如权利要求2所述的单增益缓冲器，其特征在于，所述控制级包括 一第一电流源，连接于一电源电压以及一第一节点之间；以及 一第一 N型晶体管，其栅极连接至所述单增益缓冲器的输入端，其源极连接至所述单增益缓冲器的输出端，其漏极连接至所述第一节点。
4.如权利要求3所述的单增益缓冲器，其特征在于，所述辅助输出级包括一第一P型晶体管，其栅极连接至所述第一节点，其源极连接至所述电源电压，其漏极连接至所述单增益缓冲器的输出端。
5.如权利要求4所述的单增益缓冲器，其特征在于，当所述单增益缓冲器输入端由一低电位上升至一高电位时，所述第一 N型晶体管为开启状态以产生所述第一推动电流；且所述第一节点电压使得所述辅助输出级的第一 P型晶体管开启以产生所述第二推动电流；且使得所述单增益缓冲器的输出端产生所述第三推动电流，并由所述低电位上升至所述高电位。
6.如权利要求3所述的单增益缓冲器，其特征在于，所述第一电流源为一电阻，所述电阻连接于所述电源电压以及所述第一节点之间。
7.如权利要求3所述的单增益缓冲器，其特征在于，所述第一电流源为一第二P型晶体管，所述第二 P型晶体管的源极连接至所述电源电压，所述第二 P型晶体管的漏极连接至所述第一节点，所述第二 P型晶体管的栅极连接至所述接地电压或者连接至所述单增益缓冲 器的输入端。
8.如权利要求I所述的单增益缓冲器，其特征在于，所述总驱动电流为一总拉回电流，所述第一驱动电流为一第一拉回电流，所述第二驱动电流为一第二拉回电流，所述第三驱动电流为一第三拉回电流。
9.如权利要求8所述的单增益缓冲器，其特征在于，所述控制级包括 一第二电流源，连接于一接地电压和一第二节点之间；以及 一第一 P型晶体管，其栅极连接至所述单增益缓冲器的输入端，其源极连接至所述单增益缓冲器的输出端，其漏极连接至所述第二节点。
10.如权利要求9所述的单增益缓冲器，其特征在于，所述辅助输出级包括一第一N型晶体管，所述第一 N型晶体管的栅极连接至所述第二节点，所述第一 N型晶体管的源极连接至所述接地电压，所述第一 N型晶体管的漏极连接至所述单增益缓冲器的输出端。
11.如权利要求10所述的单增益缓冲器，其特征在于，当所述单增益缓冲器的输入端由一高电位下降至一低电位时，所述第一 P型晶体管为开启状态以产生所述第一拉回电流；且所述第二节点电压使得所述辅助输出级的第一N型晶体管开启以产生所述第二拉回电流；且使得所述单增益缓冲器的输出端产生所述第三拉回电流，并由所述高电位下降至所述低电位。
12.如权利要求9所述的单增益缓冲器，其特征在于，所述第二电流源为一电阻，所述电阻连接于所述接地电压和所述第二节点之间。
13.如权利要求9所述的单增益缓冲器，其特征在于，所述第二电流源为一第二N型晶体管，所述第二 N型晶体管的源极连接至所述接地电压，所述第二 N型晶体管的漏极连接至所述第二节点，所述第二 N型晶体管的栅极连接至所述电源电压或者连接至所述正相输入端。
14.如权利要求I所述的单增益缓冲器，其特征在于，所述控制级包括 一第一电流源，连接于一电源电压以及一第一节点之间； 一第一 N型晶体管，所述第一 N型晶体管的栅极连接至所述正相输入端，所述第一 N型晶体管的源极连接至所述单增益缓冲器的输出端，所述第一 N型晶体管的漏极连接至所述第一节点； 一第二电流源，连接于一接地电压和一第二节点之间；以及 一第一 P型晶体管，所述第一 P型晶体管的栅极连接至所述单增益缓冲器的输入端，所述第一 P型晶体管的源极连接至所述单增益缓冲器的输出端，所述第一 P型晶体管的漏极连接至所述第二节点。
15.如权利要求14所述的单增益缓冲器，其特征在于，所述辅助输出级包括 一第二 P型晶体管，所述第二 P型晶体管的栅极连接至所述第一节点，所述第二 P型晶体管的源极连接至所述电源电压，所述第二 P型晶体管的漏极连接至所述单增益缓冲器的输出端；以及 一第二 N型晶体管，所述第二 N型晶体管的栅极连接至所述第二节点，所述第二 N型晶体管的源极连接至所述接地电压，所述第二 N型晶体管的漏极连接至所述单增益缓冲器的输出端。
16.如权利要求15所述的单增益缓冲器，其特征在于，当所述单增益缓冲器的输入端由一低电位上升至一高电位时，所述第一 N型晶体管为开启状态以产生所述第一驱动电流；且所述第一节点电压使得所述辅助输出级的第二 P型晶体管开启以产生所述第二驱动电流；且使得所述单增益缓冲器的输出端产生所述第三驱动电流，并由所述低电位上升至所述高电位。
17.如权利要求15所述的单增益缓冲器，其特征在于，当所述单增益缓冲器输入端由一高电位下降至一低电位时，所述第一 P型晶体管为开启状态以产生所述第一驱动电流；且所述第二节点电压使得所述辅助输出级的第二 N型晶体管开启以产生所述第二驱动电流；且使得所述单增益缓冲器的输出端产生所述第三驱动电流，并由所述高电位下降至所述低电位。
18.如权利要求14所述的单增益缓冲器，其特征在于所述第一电流源为一第一电阻，所述第一电阻连接于所述电源电压和所述第一节点之间；所述第二电流源为一第二电阻，所述第二电阻连接于所述接地电压和所述第二节点之间。
19.如权利要求14所述的单增益缓冲器，其特征在于，所述第一电流源为一第三P型晶体管，所述第三P型晶体管的源极连接至所述电源电压，所述第三P型晶体管的漏极连接至所述第一节点，所述第三P型晶体管的栅极连接至所述接地电压或者连接至所述正相输入端。
20.如权利要求14所述的单增益缓冲器，其特征在于，所述第二电流源为一第三N型晶体管，所述第三N型晶体管的源极连接至所述接地电压，所述第三N型晶体管的漏极连接至所述第二节点，所述第三N型晶体管的栅极连接至所述电源电压或者连接至所述正相输入端。
全文摘要
本发明公开了一种单增益缓冲器，包括运算放大器，具有正相输入端作为单增益缓冲器的输入端，具有输出端作为单增益缓冲器的输出端，具有反相输入端连接至单增益缓冲器的输出端；一控制级，连接于单增益缓冲器的输入端以及单增益缓冲器的输出端之间；以及，辅助输出级，连接于控制级以及单增益缓冲器的输出端之间；其中，根据单增益缓冲器的输入端的信号，控制级产生第一驱动电流，辅助输出级产生第二驱动电流，以及运算放大器产生第三驱动电流，进而使得单增益缓冲器的输入端上的总驱动电流为第一驱动电流，第二驱动电流，与第三驱动电流的总和。
文档编号H03G3/20GK102780464SQ201210289588
公开日2012年11月14日 申请日期2012年8月14日 优先权日2012年8月14日
发明者郑彦诚, 陈冠翰, 黄健群 申请人:旭曜科技股份有限公司