专利名称：基于pmos晶体管的源极跟随器的制作方法
基于PMOS晶体管的源极跟随器技术领域
本发明属于源极跟随器技术领域，涉及基于PMOS晶体管的源极跟随器。
背景技术：
基于MOS器件(即M0SFET，也即MOS晶体管)的源极跟随器被广泛应用于各种功能电路中。例如，源极跟随器通常可以用作高速输入缓冲，它电路结构简单，源极跟随器可以提供高输入阻抗、低输出阻抗和宽信号带宽；相比于基于闭环驱动的运算放大器，源极跟随器不存在稳定性问题。因此，源极跟随器非常适用于缓冲器和驱动电路。图1所示为传统PMOS晶体管的示意图，其中(a)为其截面结构示意图，(b)为其等效电路示意图。图2所示为基于图1所示的PMOS晶体管所形成的传统源极跟随器的电路示意图。如图1 (a)所示，传统PMOS晶体管选择在P型衬底或基片111上形成，其包括N阱113、源区121、漏区122、体端(Bulk，以下简称为B) 132、源极(Source，以下简称为S) 133、栅极(Gate,以下简称为G) 134、漏极(Drain,以下简称为D) 135和栅介质层140。其中，N阱113可以为N导电类型，其可以通过对P型衬底111构图N型掺杂形成，用来形成PMOS晶体管；在N阱113中，构图掺杂形成源区121和漏区122，二者可以同时掺杂形成，也可以分步掺杂形成，并且二者同为P导电类型，其具体掺杂浓度不是限制性的，在源区121和漏区122之间，可以栅偏压的控制下可以形成沟道；源极133可以从源区121引出金属电极形成，漏极135可以从漏区122引出金属电极形成；体端132从N阱113中引出形成；栅介质层140具体可以但不限于为SiO2，其可以通过对硅材料的衬底111的表面构图氧化形成，栅极134形成在源极133和漏极135之间。为避免上述寄生二极管正向偏置，P型衬底111偏置接地信号GND。按照以上实施例形成如图1 (a)所示的PMOS晶体管的同时，该PMOS晶体管中通常会形成寄生电容Csb、(^和(；，其中，Csb为源区121与N阱113之间形成的二极管(如图1 (a)中所示)的结电容，Cdb为漏区122与N阱113之间形成的二极管(如图1 (a)中所示)的结电容，Cb为N阱113与P型衬底111之间形成的二极管(如图1 (a)中所示)的结电容。现有的基于图1所示的PMOS晶体管形成的源极跟随器中，不可避免地至少存在Csb、Cdb和Cb三个寄生电容。由于PMOS晶体管存在增益会随输出信号的电压的变化而变化的特性，即存在电压依赖性，因此，现有的基于PMOS晶体管的源极跟随器在输入信号摆幅较大时容易发生较大失真，从而容易线性失真，线性度差。并且，由于Csb、Cdb和Cb三个寄生电容的存在，其容易对基于PMOS晶体管的源极跟随器的高频性能产生影响，因此，现有的PMOS晶体管的源极跟随器高频或高速应用时，容易产生动态失真。有鉴于此，有必要提出一种新型的源极跟随器。
发明内容
本发明的目的之一在于，提高源极跟随器的线性度。本发明的又一目的在于，减小源极跟随器的输出信号的线性失真和动态失真。为实现以上目的或者其他目的，本发明提供一种基于PMOS晶体管的源极跟随器，包括电流源和用作输入器件的PMOS晶体管，其中，所述PMOS晶体管的栅极被定义为所述源极跟随器的输入端(Vin)，所述PMOS晶体管的源极被定义为所述源极跟随器的输出端(Vwt)，所述PMOS晶体管的漏极连接接地信号(GND)，高电平信号(Vdd)从所述电流源的一端接入，并且所述电流源的另一端输出电流至所述源极；
其中，所述PMOS晶体管的体端(B)与所述输入端(Vin)连接，以至于使所述源极与所述体端之间的电压(Vsb)在输入信号变化的情况下基本保持恒定。按照本发明一实施例的源极跟随器，其中，所述PMOS晶体管包括:
P型衬底；
在所述P型衬底中构图掺杂形成的N阱；
从所述N阱中引出的体端(B);
在所述N阱中构图掺杂形成的源区和漏区；
从所述漏区中引出的源极(S);
从所述漏区中引出的漏极(D);以及 栅极(G)。在一实施例中，所述PMOS晶体管中，存在所述源区与所述N阱之间形成的二极管所导致的第一寄生电容(Csb)、所述漏区与所述N阱之间形成的二极管所导致的第二寄生电容(Cdb)、所述N阱与所述P型衬底之间形成的二极管所导致的第三寄生电容(Cb)。其中，所述第一寄生电容(Csb)等效地置于所述源极和所述体端之间，所述第二寄生电容(cdb)、第三寄生电容(Cb)等效地并联置于所述体端和所述漏端之间。具体地，所述P型衬底接地。本发明的技术效果是，通过将N阱的体端与输入端Vin连接在一起，一方面可以使源极跟随器的增益不受体效应影响，提高线性度并且线性失真大大减小；另一方面，可以巧妙地使源极跟随器的输出端的寄生电容显著减少，在输入端Vin的输入信号的频率发生变化时，动态失真小，解决在高频输入信号的情况下的动态失真的问题。因此，本发明的源极跟随器非常适合于高速大负载场合应用。
从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完整清楚，其中，相同或相似的要素采用相同的标号表示。图1是传统PMOS晶体管的不意图,其中(a)为其截面结构不意图，(b)为其等效电路不意图。图2是基于图1所示的PMOS晶体管所形成的一种源极跟随器的电路示意图。图3是基于图1所示的PMOS晶体管所形成的按照本发明一实施例的源极跟随器的电路不意图。
具体实施例方式下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式
以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。将理解，当据称将部件“连接”到另一个部件时，它可以直接连接到另一个部件或可以存在中间部件。相反，当据称将部件“直接连接”到另一个部件时，则表示不存在中间部件。图2所示为基于图1所示的PMOS晶体管所形成的一种源极跟随器的电路示意图。其中,PMOS晶体管用作输入器件,PMOS晶体管的栅极用作输入端Vin,输入信号(例如前一级输出的信号)从栅极输入；PM0S晶体管的源极用作输出端Vwt ;漏极偏置接地信号GND，体端也偏置接地信号GND ;并且，将电流源置于电源信号Vdd和源极之间，其为输入器件提供恒定的偏置电流，高电平的电源信号Vdd经过电流源后偏置在源极上。因此，Cdb置于漏极D和体端B之间，Csb置于源极S和体端B之间，Cb也与Cdb并联地置于漏极D和体端B之间。图2所示的源极跟随器的输出信号可以跟随输入信号变化，其增益fei/ 可以通过以下公式(I)计算:
权利要求
1.一种基于PMOS晶体管的源极跟随器，包括电流源和用作输入器件的PMOS晶体管，其中，所述PMOS晶体管的栅极被定义为所述源极跟随器的输入端(Vin)，所述PMOS晶体管的源极被定义为所述源极跟随器的输出端(V-)，所述PMOS晶体管的漏极连接接地信号(GND)，高电平信号(Vdd)从所述电流源的一端接入，并且所述电流源的另一端输出电流至所述源极； 其特征在于，所述PMOS晶体管的体端(B)与所述输入端(Vin)连接，以至于使所述源极与所述体端之间的电压(Vsb)在输入信号变化的情况下基本保持恒定。
2.如权利要求1所述的源极跟随器，其特征在于，所述PMOS晶体管包括: P型衬底； 在所述P型衬底中构图掺杂形成的N阱； 从所述N阱中引出的体端(B); 在所述N阱中构图掺杂形成的源区和漏区； 从所述漏区中引出的源极(S); 从所述漏区中引出的漏极(D);以及 栅极(G)。
3.如权利要求2所述的源极跟随器，其特征在于，所述PMOS晶体管中，存在所述源区与所述N阱之间形成的二极管所导致的第一寄生电容(Csb)、所述漏区与所述N阱之间形成的二极管所导致的第二寄生电容(Cdb)、所述N阱与所述P型衬底之间形成的二极管所导致的第三寄生电容(Cb)。
4.如权利要求3所述的源极跟随器，其特征在于，所述第一寄生电容(Csb)等效地置于所述源极和所述体端之间，所述第二寄生电容(Cdb)、第三寄生电容(Cb)等效地并联置于所述体端和所述漏端之间。
5.如权利要求2所述的源极跟随器，其特征在于，所述P型衬底接地。
全文摘要
本发明提供一种基于PMOS晶体管的源极跟随器，属于源极跟随器技术领域。该源极跟随器包括电流源和用作输入器件的PMOS晶体管，其中，所述PMOS晶体管的体端与源极跟随器的输入端(Vin)连接，以至于使N阱NMOS晶体管的源极与体端之间的电压(Vsb)在输入信号变化的情况下基本保持恒定。该源极跟随器失真小、线性度好，尤其适合于在高速大负载场合应用。
文档编号H03K19/0185GK103199848SQ20131007609
公开日2013年7月10日 申请日期2013年3月11日 优先权日2013年3月11日
发明者刘松, 杨飞琴, 吴柯 申请人:香港中国模拟技术有限公司