技术特征：
1.一种自带温度和工艺角校准的环形振荡器电路，其特征在于：它包括四个反相器、一个偏置电路、一个温度检测电路、一个工艺角检测电路，所述反相器为模拟反相器；四个反相器顺次首尾相连，构成环形结构，每个反相器都有三个偏置电压控制端，分别是VB,VT,VC；温度检测电路不需要任何外部输入信号，根据内部检测电路直接产生偏置电压VT,去控制四个反相器的偏置电压控制端。工艺角检测电路不需要任何外部输入信号，根据内部检测电路直接产生偏置电压VC，去控制四个反相器的偏置电压控制端。2.根据权利要求1所述的一种自带温度和工艺角校准的环形振荡器电路，其特征在于：所述温度检测电路由第一NMOS管(31)，电流源(32)，第一运算放大器(33)，第一电阻(35)、第二电阻(34)、第三电阻(37)、第二NMOS管(36)和一个BJT管(38)组成，第一NMOS管(31)的尺寸是L＝2μ，W＝50μ，它的源极接电源VDD，栅极和漏极短接并且连接到电流源(32)的输入端，电流源(32)的输出端接地；运算放大器(33)的正输入端连接到第一NMOS管(31)的栅极和漏极，运算放大器(33)的负输入端连接到第二电阻(34)的顶端，运算放大器(33)的输出端连接到第一电阻(35)的顶端，第一电阻(35)的底端连接第二电阻(34)的顶端形成串联连接结构；第二NMOS管(36)的栅极和漏极短接并连接第三电阻(37)的顶端并同时输出温度控制的偏置电压VT，第二NMOS管(36)的源极连接第一运算放大器(33)的输出端；第三电阻(37)的底端连接BJT管(38)的发射极，BJT管(38)的集电极和基极短接并连接到地。3.根据权利要求1所述的一种自带温度和工艺角校准的环形振荡器电路，其特征在于：所述工艺角检测电路由一个片内电阻(41)、一个片外电阻(42)、第二运算放大器(43)、第三NMOS管(45)、第四NMOS管(47)、第一PMOS管(46)、第二PMOS管(48)组成，片内电阻(41)的顶端连接芯片内部电源VDD,底端连接片外电阻(42)，片外电阻(42)的底端直接连接外部PCB板的地；片内电阻(41)和片外电阻(42)串联形成分压结构，第二运算放大器(43)的正输入端直接连接到片内电阻(41)和片外电阻(42)中间，第二运算放大器(43)的负输入端连接本身的输出端，第二运算放大器(43)的输出端也同时连接到第三NMOS管(45)的栅极，第三NMOS管(45)的的源极接地，漏极连接第一PMOS管(44)的漏极和栅极，第一PMOS管(44)的源极连接芯片内部电源VDD；第二PMOS管(46)的基极和第一PMOS管(44)的基极相连，第二PMOS管(46)的源极连接电源VDD,漏极连接第四NMOS管(47)的漏极和栅极并同时输出工艺角控制的偏置电压VC，第四NMOS管(47)的源极接地。4.根据权利要求1所述的一种自带温度和工艺角校准的环形振荡器电路，其特征在于：所述反相器为模拟反相器，该模拟反相器电路由第三PMOS管(51)、第四PMOS管(52)、第五PMOS管(53)、第六PMOS管(54)、第七PMOS管(55)、第八PMOS管(56)和第五NMOS管(57)、第六NMOS管(58)、第七NMOS管(59)、第八NMOS管(510)、第九NMOS管(511)组成；第三PMOS管(51)的源极连接电源VDD，栅极和漏极短接并连接到第五NMOS管(57)的漏极；第四PMOS管(52)的源极接电源VDD，栅极连接外部电压Vctrl，漏极连接第五NMOS管(57)的漏极；第五PMOS管(53)的源极接电源VDD，栅极连接外部电压Vctrl，漏极连接第六NMOS管(58)的漏极；第六PMOS管(54)的源极连接电源VDD，栅极和漏极短接并连接到第六NMOS管(58)的漏极；第七PMOS管(55)的源极连接电源VDD，栅极连接第八PMOS管(56)的漏极和输出端Voutp；第八PMOS管(56)的源极连接电源VDD，栅极连接第七PMOS管(55)的漏极和输出端Voutn；第五NMOS管(57)的栅极连接输入信号Vinp，第六NMOS管(58)的栅极连接输入信号Vinn，第五NMOS管(57)和第六NMOS管(58)的源极相连接并且同时连接第七NMOS管(59)、第八NMOS管(510)和第九NMOS管(511)的漏极；第七NMOS管(59)的栅极连接控制电压VB，源极接地；第八NMOS管(510)的栅极连接控制电压VC，源极接地；第九NMOS管(511)的栅极连接控制电压VT，源极接地。5.根据权利要求1所述的一种自带温度和工艺角校准的环形振荡器电路，其特征在于：所述偏置电路由第九PMOS管(61)、第十PMOS管(62)、第十一PMOS管(63)、第十二PMOS管(64)、第十三PMOS管(65)、第十四PMOS管(66)，第一开关(S1)、第二开关(S2)、第三开关(S3)和第十NMOS管(67)组成；第九PMOS管(61)的源极连接电源VDD，漏极连接第十PMOS管(62)的源极，第九PMOS管(61)的栅极连接第十PMOS管(62)的栅极并同时连接外部电压Vbias；第十PMOS管(62)的漏极连接第一开关(S1)的一端，第一开关(S1)的另一端连接第十NMOS管(67)的漏极；第十一PMOS管(63)的源极连接电源VDD，漏极连接第十二PMOS管(64)的源极，第十一PMOS管(63)的栅极连接第十二PMOS管(64)的栅极并同时连接外部电压Vbias；第十二PMOS管(64)的漏极连接第二开关(S2)的一端，第二开关(S2)的另一端连接第十NMOS管(67)的漏极；第十三PMOS管(65)的源极连接电源VDD，漏极连接第十四PMOS管(66)的源极，第十三PMOS管(65)的栅极连接第十四PMOS管(66)的栅极并同时连接外部电压Vbias；第十四PMOS管(66)的漏极连接第三开关(S3)的一端，第三开关(S3)的另一端连接第十NMOS管(67)的漏极；第九PMOS管(61)、第十PMOS管(62)的尺寸是W/L；第十一PMOS管(63)、第十二PMOS管(64)的尺寸是2W/L；第十三PMOS管(65)、第十四PMOS管(66)的尺寸是4W/L；第十NMOS管(67)的栅极连接到本身\t的漏极并同时连接偏置电路产生的偏置电压VB，源极接地。