技术总结
本发明公开了一种高速DAC电路及其校准方法，该校准方法包括：闭合校准通路开关，进入校准模式，并向各信号通路输入相同的数字信号；通过校准单元检测电流源开关阵列的输入信号，以任一路输入信号为基准信号，以其他信号通路的输入信号为待校准信号，通过比较和判决，根据不同步的数字信号生成校准信号，发送到对应的可调延时驱动单元；根据校准信号对不同步的数字信号进行延时调整；校准完成后，断开校准通路开关，进入工作模式，通过可调延时驱动单元驱动电流源开关阵列进行数模转换。本发明解决了高速DAC芯片的多路信号时差问题，大大减小了高速DAC电路的输出毛刺，改善了高速DAC电路的动态特性，优化了高速DAC芯片性能。
技术研发人员：李维忠;薛道均;杨奇
受保护的技术使用者：武汉邮电科学研究院
文档号码：201611179741
技术研发日：2016.12.19
技术公布日：2017.05.24