驱动装置的制作方法

本发明涉及驱动装置。

背景技术：

目前，作为具备功率半导体元件的半导体电路，已知有如下的电路。在以通过环流模式流入漏极端子的全电流中的主成分成为fet电流的方式使功率半导体元件的反方向动作时的电压比栅漏极间二极管的正向电压低的特性上设计半导体元件。另外，因为栅漏极间的二极管不易形成正向偏压，所以在功率半导体元件的栅漏极间设置肖特基二极管(专利文献1)。

现有技术文献

专利文献

专利文献1：(日本)特开2007－215389号公报

发明所要解决的技术问题

但是，上述半导体电路并不是能够降低开关损失且能够抑制浪涌电压的电路构成。

技术实现要素：

本发明要解决的技术问题在于，提供一种能够降低开关损失，同时，能够抑制浪涌电压的驱动装置。

用于解决问题的技术方案

本发明通过如下解决上述技术问题，即；将主开关元件与主电流路径连接，将高电位侧开关元件的输入端子和低电位侧开关元件的输出端子与主开关元件的控制端子电连接，在低电位侧开关元件的输入端子和主开关元件的控制端子之间连接第一电阻，与第一电阻并联连接第一电容器，在第一电阻与主开关元件的控制端子的连接点和主开关元件的高电位侧端子之间连接第二电容器。

发明效果

本发明能够在降低开关损失的同时抑制浪涌电压。

附图说明

图1是本实施方式的驱动装置的电路图；

图2a是相对于图1加上了第一步骤中的电流的导通路径的图；

图2b是相对于图1加上了第二步骤中的电流的导通路径的图；

图2c是相对于图1加上了第三步骤中的电流的导通路径的图；

图3是本发明其它实施方式的驱动装置的电路图；

图4是本发明其它实施方式的驱动装置的电路图；

图5是本发明其它实施方式的驱动装置的电路图；

图6是本发明其它实施方式的驱动装置的电路图；

图7是本发明其它实施方式的驱动装置的电路图；

图8是本发明其它实施方式的驱动装置的电路图；

图9是本发明其它实施方式的驱动装置的电路图。

具体实施方式

以下，基于附图说明本发明的实施方式。

(第一实施方式)

图1是本实施方式的驱动装置的电路图。本实施方式的驱动装置用于逆变器或变换器的电力转换装置(开关电路)等。驱动装置切换电力转换电路中包含的开关元件的接通、断开。驱动装置不限于电力转换装置，也可以用于具有开关元件的其它装置。

电力转换装置将从蓄电池输出的直流电力转换为交流电力。电力转换装置具有将多个开关元件桥接的逆变器电路。逆变器电路具有多个开关元件的串联电路，且将各串联电路并联连接。例如，在三相的逆变器电路的情况下，串联电路并联连接三个。而且，多个开关元件的连接点与三相电动机按相连接。

图1图示有驱动1相的上桥臂电路的开关元件的驱动装置。此外，本实施方式的驱动装置也可以适用于下桥臂电路的开关元件。

如图1所示，驱动装置具备开关元件1、驱动用电源2、3、推挽电路10、电阻21、电容器31、32及信号发生器50。

开关元件1是高电压、高电流的功率半导体元件。开关元件1是具有控制端子、高电位侧端子及低电位侧端子的晶体管(mosdet)。开关元件使用由si或sic等宽带隙半导体形成的开关元件。在以下的说明中，将开关元件1设为mosfet进行说明。mosfet的漏极端子(d)为开关元件1的高电位侧端子，mosfet的源极端子为开关元件1的低电位侧端子，mosfet的栅极端子为开关元件1的控制端子。

开关元件1和主电流路径中的、逆变器电路的中性点与供电母线之间的配线连接。开关元件1的漏极端子与供电母线连接，开关元件1的源极端子与中性点o连接。中性点o是上桥臂的开关元件1和下桥臂的开关元件的连接点。主电流路径是从蓄电池经由供电母线至三相配线的路径。三相配线将逆变器电路的各相的连接点和三相电动机的输入输出端子连接。

推挽电路10是驱动开关元件1的驱动电路，具有晶体管11和晶体管12。晶体管11是高电位侧的开关元件，是npn型晶体管。晶体管12是低电位侧的开关元件，是pnp型晶体管。晶体管11、12例如使用igbt。晶体管11、12可以是单极晶体管，也可以是双极晶体管。晶体管11、12通过从信号发生器发送的开关信号切换接通、断开。

晶体管11和晶体管12在将相互的电流的导通方向(正向)设为反向的同时串联电连接。晶体管11的集电极端子与电源2的正极连接。晶体管11的发射极端子与开关元件1的栅电极连接。晶体管12的集电极端子与电源3的负极连接。晶体管12的发射极端子与开关元件1的栅电极电连接。晶体管11、12的基极端子与信号发生器50分别连接。

在使开关元件1导通的情况下，信号发生器50向晶体管11输出接通信号。晶体管11成为接通状态，栅极电流从晶体管11的发射极端子流向开关元件1。即，在开关元件1的导通动作中，晶体管11的发射极端子成为电流的输出端子。

另外，在使开关元件1截止的情况下，信号发生器50向晶体管12输出断开信号。晶体管12成为接通状态，在开关元件1的栅源极间被充电的电荷进行放电，栅极电流从栅极端子流向晶体管12的发射极端子。即，在开关元件1的截止动作中，晶体管12的发射极端子为电流的输入端子。

电源2是晶体管11的驱动用电源。电源3是晶体管12的驱动用电源。电源2的负极及电源3的正极与连接信号发生器50和中性点o的配线连接。

电阻21连接在晶体管12的发射极端子和开关元件1的栅极端子之间。电阻21为了调整开关元件1的栅极电阻而被连接。

电容器31相对于电阻21并联连接。即，电阻21和电容器31的并联电路连接在晶体管12的发射极端子和开关元件1的栅极端子之间。电容器31为了调整开关元件1的栅极电阻而被连接。

电容器32连接在连接点p和开关元件1的栅极端子之间。连接点p是电阻21和开关元件1的栅极端子的连接点。即，电容器32相对于开关元件1的寄生电容cgd并联连接。寄生电容cgd是开关元件1的栅漏极间的寄生电容。电容器32为了调整开关元件的截止时的开关速度而被连接。

开关元件1在mosfet的构造上，在栅源极间具有寄生电容cgs，在栅漏极间具有寄生电容cgd。另外，电容器31的静电容(c1)与电容器32的静电容(c2)的电容比(c1/c2：静电容c1相对于静电容c2的电容比)比寄生电容的电容比(cgs/cgd)大。即，电容器31、32的静电容及开关元件1的寄生电容cgs、cgd以满足下式(1)的方式被设定。

信号发生器50相对于晶体管11的基极端子及晶体管12的基极端子输出开关信号。信号发生器50与晶体管11的基极端子、晶体管12的基极端子及中性点o连接。

接着，使用图2a～图2c说明开关元件1截止时的电路动作。图2a～图2c是相对于图1加入了电流的导通路径的图。电流的导通路径由虚线表示。另外，图2a～图2c以时间序列图示开关元件1截止时的电流的流动。如以下所说明的那样，截止时的驱动装置的电路动作被分为三个步骤。图2a图示第一步骤的电流路径，图2b图示第二步骤的电流路径，图2c图示第三步骤的电流路径。

在开关元件1为接通状态下，信号发生器50相对于晶体管11输出断开信号，相对于晶体管12输出接通信号。晶体管11成为断开状态，晶体管12成为接通状态。通过晶体管12为接通状态，从开关元件1的栅极端子至晶体管12的集电极端子的路径成为导通状态。而且，在开关元件1的寄生电容cgs被充电的电荷进行放电。

在开关元件1的栅极端子和晶体管12的发射极端子之间连接有电阻21和电容器31的并联电路。电容器31的阻抗比电阻21的阻抗小。因此，在寄生电容cgs被充电的电荷在从开关元件1的栅极端子通过电容器31至晶体管12的发射极端子的路径被拉出。因此，截止开始时的栅极电流在图2a所示的路径流动。即，截止开始之后(第一步骤)的栅极电流在低阻抗的电容器31流动。因此，能够将开关元件1的电荷以高速进行放电。其结果，能够提高开关速度的同时，降低开关损失。

当在寄生电容cgs被充电的电荷中、相当于电容器31的静电容的电荷进行放电时，电容器31的阻抗比电阻21的阻抗高。即，在第一步骤后的第二步骤中，栅极电流的路径被切换为从开关元件1的栅极端子通过电阻21至晶体管12的发射极端子的路径(参照图2b)。在寄生电容cgs被充电的电荷利用通过电阻21的路径以低速度被拉出。由此，能够抑制开关速度过度地变高，同时能抑制浪涌电压。

在开关元件1的漏极端子和源极端子上分别连接有成为主电流路径的配线，该配线包含寄生电感。因此，在开关元件1截止时时，在漏源极间产生浪涌电压。另外，当因在开关元件1的栅极端子和晶体管12的发射极端子间降低阻抗而开关速度提高时，浪涌电压进一步提高。

当浪涌电压在漏源极间变化时，电容器32向开关元件1的栅极端子供给正电荷。即，在第二步骤后的第三步骤中，如图2c所示，在开关元件1的栅漏极间形成电流路径，将电容器32的电荷向开关元件的栅极端子供给。此时，在漏源极间的浪涌电压的变化量为正的情况下，正电荷从电容器32向开关元件1的栅极供给。由此，根据浪涌电压的变化量，能够抑制开关速度。作为其结果，能够抑制浪涌电压。

当在第三步骤将电容器32的电荷向开关元件的栅极端子供给时，开关元件1的栅极电压变高，因此，开关元件1可能错误地导通(可能产生自开关现象)。

在本实施方式中，为了防止开关元件1的自开关(selfturn)现象，电容器31的静电容和电容器32的静电容被设定为相对于开关元件1的寄生电容(cgs、cgd)满足上述的式(1)。开关元件1的栅漏极间的静电容为将电容器32和寄生电容cgd并联连接时的合成电容，栅源极间的静电容为将电容器31和寄生电容cgs并联连接时的合成电容。而且，通过使各电容器的电容满足式(1)的条件，在漏源极间的电压发生了变化的情况下，能够降低栅源极间的电压。由此，能够防止开关元件1的自开关现象。

如上所述，本实施方式的驱动装置将开关元件1与主电流路径连接，将晶体管11的发射极端子和晶体管12的发射极端子与开关元件1的栅极端子电连接。驱动装置在晶体管12的发射极端子和开关元件1的栅极端子之间连接电阻21，与电阻21并联地连接电容器31，在电阻21和栅极端子的连接点p和开关元件1的漏极端子之间连接电容器32。由此，能够降低开关损失，同时抑制浪涌电压。

即，通过将电容器31与电阻21并联连接，能够抑制截止时的栅极电阻，提高开关速度。另一方面，通过提高开关速度，浪涌电压也增大，因此，将电阻21连接于开关元件的栅极端子和晶体管12的发射极端子之间。由此，在第二步骤中，能够抑制开关速度。进而，第一步骤中的开关速度的增加成为漏源极间的浪涌电压的产生原因。在本实施方式中，在连接点p和漏极端子之间连接电容器32。因此，当漏源极间的浪涌电压变化时，电容器32对栅极供给电荷，因此，能够抑制开关速度。由此，在本实施方式中，在开关元件1的截止动作中，在第一步骤中提高开关速度，通过提高开关速度而产生的浪涌电压通过第二步骤的电路动作及第三步骤的电路动作进行抑制。由此，能够兼得开关损失的降低和浪涌电压的抑制这两者。

另外，在本实施方式中，设定为电容器31的静电容(c1)、电容器32的静电容(c2)、开关元件1的寄生电容(cgs)及开关元件1的寄生电容(cgd)满足式(1)。由此，能够抑制开关元件1误导通的情况。

(第二实施方式)

图3是本发明其它实施方式的驱动装置的电路图。在本实施方式中，相对于第一实施方式具备二极管41这一点不同。其以外的构成与上的第一实施方式相同，引用其记载。

本实施方式的驱动装置除开关元件1等之外，还具备二极管41。二极管41在连接点p1和开关元件1的漏极端子之间相对于电容器32串联连接。将二极管41的阳极端子与电容器32连接，将二极管41的阴极端子与连接点p连接。即，二极管41与电容器32串联连接，以使二极管41的正向成为从开关元件1的漏极朝向栅极的方向。

在开关元件1的截止动作中，在第三步骤中，通过漏源极间的浪涌电压的变化，将电容器32的电荷向开关元件1的栅极供给。通过电容器32和二极管41的串联连接，在漏源极间的电压变化量为正的情况下，将正电荷供给到开关元件1的栅极，在漏源极间的电压变化量为负的情况下，不将正电荷供给到开关元件1的栅极。由此，能够抑制浪涌电压。

(第三实施方式)

图4是本发明其它实施方式的驱动装置的电路图。在本实施方式中，相对于第一实施方式具备电阻22这一点不同。其以外的构成与上述的第一实施方式相同，适当引用第一实施方式及第二实施方式的记载。

本实施方式的驱动装置除开关元件1等之外还具备电阻22。电阻22连接于晶体管11的发射极端子和开关元件1的栅极端子之间。电阻21和电阻22的连接点q与连接点p连接。连接点q为将从推挽电路10发送栅极信号的控制线分支为导通用的线和截止用的线的分支点。导通用的线将晶体管11的发射极端子和开关元件1的栅极端子连接。截止用的线将晶体管12的发射极端子和开关元件1的栅极端子连接。而且，电阻22与导通用的线连接，电阻21和电容器31的并联电路与截止用的线连接。

由此，在本实施方式中，电阻22在开关元件1导通时作为栅极电阻起作用，因此，通过设置电阻22的电阻值，能够调整导通时的开关速度。

此外，本实施方式的驱动装置与第二实施方式相同，也可以具备二极管41。

(第四实施方式)

图5是本发明其它实施方式的驱动装置的电路图。在本实施方式中，相对于第三实施方式具备电容器33这一点不同。其以外的构成与上述的第三实施方式相同，适当引用第一～第三实施方式的记载。

本实施方式的驱动装置除开关元件1等之外还具备电容器33。电容器33与电阻22并联连接。

对开关元件1截止时的电路动作进行说明。在开关元件1为断开状态下，信号发生器50相对于晶体管11输出接通信号，相对于晶体管12输出断开信号。通过晶体管11成为接通状态，电源2经由晶体管11向开关元件1流通栅极电流。

在开关元件1的栅极端子和晶体管11的发射极端子之间连接有电阻22和电容器33的并联电路。电容器33的阻抗比电阻22的阻抗小。因此，当晶体管11成为接通状态时，栅极电流从晶体管11的发射极端子通过电容器33流向开关元件1的栅极端子。由此，能够提高导通时的开关速度。另外，能够缩短开关元件1的导通时的动作延迟，消减滞后时间。作为其结果，能够在确保控制的安全性的同时，降低开关损失。

此外，本实施方式的驱动装置与第二实施方式相同，也可以具备二极管41。

(第五实施方式)

图6是本发明其它实施方式的驱动装置的电路图。在本实施方式中，相对于第一实施方式具备电阻23这一点不同。其以外的构成与上述的第一实施方式相同，引用第一～第四实施方式的记载。

本实施方式的驱动装置除开关元件1等之外还具备电阻23。电阻23与电容器33串联连接。电阻23的一端和电阻22与电容器33的并联电路连接，电阻23的另一端与连接点p连接。

在本实施方式中，通过在晶体管11的发射极端子和开关元件1的栅极端子之间连接电阻22与电容器33的并联电路，从而降低阻抗。另外，通过在发射极端子和栅极端子之间连接电阻23，提高栅极电阻。即，电容器33的连接提高开关元件1的开关速度，并且，电阻23的连接降低开关速度。

由此，在开关元件1的导通动作中，初期的开关速度通过电容器33的静电容来确定，并且，通过设定电阻23的电阻值，能够调整初期的开关速度。作为其结果，能够抑制因开关元件1的导通动作产生的电磁场噪声。

此外，本实施方式的驱动装置与第二实施方式相同，也可以具备二极管41。

(第六实施方式)

图7是本发明其它实施方式的驱动装置的电路图。在本实施方式中，相对于第一实施方式具备电容器34这一点不同。其以外的构成与上述的第一实施方式相同，适当引用第一～第五实施方式的记载。

本实施方式的驱动装置除开关元件1等之外还具备电容器34。电容器34连接于晶体管11的发射极端子和晶体管12的发射极端子之间。电容器34的一端与晶体管11的发射极端子连接，电容器34的另一端与晶体管12的发射极端子和电阻21连接。另外，电容器34成为推挽电路10的结构的一部分。

由此，能够分别缩短开关元件1的导通时的动作延迟及开关元件1的截止时的动作延迟，消减滞后时间。作为其结果，能够在确保控制的安全性的同时，降低开关损失。

此外，本实施方式的驱动装置也可以与第二实施方式同样地具备二极管41。另外，本实施方式的驱动装置也可以与第三实施方式同样地具备电阻22。另外，本实施方式的驱动装置也可以与第四实施方式同样地具备电阻22及电容器33。另外，本实施方式的驱动装置也可以与第五实施方式同样地具备电阻22、23及电容器33。

(第七实施方式)

图8是本发明其它实施方式的驱动装置的电路图。在本实施方式中，相对于第五实施方式具备电阻24这一点不同。其以外的构成与上述的第一实施方式相同，引用第一～第六实施方式的记载。

本实施方式的驱动装置除开关元件1等之外还具备电阻24。电阻24与电容器31串联连接。电阻24的一端与电阻21和电容器31的并联电路连接，电阻24的另一端与晶体管12的发射极端子连接。

在本实施方式中，通过在晶体管12的发射极端子和开关元件1的栅极端子之间连接电阻21与电容器31的并联电路，从而降低阻抗。另外，通过在发射极端子和栅极端子之间连接电阻24，提高栅极电阻。即，电容器31的连接提高开关元件1的开关速度，并且，电阻24的连接降低开关速度。

由此，在开关元件1的截止动作中，通过电容器31的静电容确定初期的开关速度，同时，通过设定电阻24的电阻值，能够调整开关速度。作为其结果，能够抑制因开关元件1的截止动作而产生的电磁场噪声。

此外，本实施方式的驱动装置也可以与第二实施方式同样地具备二极管41。另外，本实施方式的驱动装置也可以与第六实施方式同样地具备电容器34。

(第八实施方式)

图9是本发明其它实施方式的驱动装置的电路图。在本实施方式中，相对于第一实施方式具备电容器35这一点不同。其以外的构成与上述的第一实施方式相同，适当引用第一～第七实施方式的记载。

本实施方式的驱动装置除开关元件1等之外还具备电容器35。电容器35相对于开关元件1的寄生电容cgs并联连接。电容器35的一端与连接点p连接。电容器35的另一端与将中性点o和电源3的正极相连的配线连接。

开关元件1的栅源极间的静电容为将寄生电容cgs和电容器35并联连接时的合成电容。在漏源极间的电压发生了变化的情况下，栅极电压通过开关元件1的栅漏极间的静电容和栅源极间的静电容的电容比来决定。在本实施方式中，通过相对于寄生电容cgs并联连接电容器35，设定为降低栅极电压的电容比。由此，在漏源极间的电压发生变化的情况下，能够降低栅源极间的电压，能够防止开关元件1的自开关现象。

此外，本实施方式的驱动装置也可以与第二实施方式同样地具备二极管41。另外，本实施方式的驱动装置也可以与第三实施方式同样地具备电阻22。另外，本实施方式的驱动装置也可以与第四实施方式同样地具备电阻22及电容器33。另外，本实施方式的驱动装置也可以与第五实施方式同样地具备电阻22、23及电容器33。另外，本实施方式的驱动装置也可以与第六实施方式同样地具备电容器34。另外，本实施方式的驱动装置也可以与第七实施方式同样地具备电阻24。

此外，在各实施方式中追加的电路元件也可以适当设于其它实施方式的驱动装置。

符号说明

1：开关元件

11、12：晶体管

21～24：电阻

31～35：电容器

41：二极管

50：信号发生器

cgd：寄生电容

cgs：寄生电容

o：中性点

p、q：连接点