本发明涉及一种具有高性能三维内螺旋电感的ltcc带通滤波器，属于光电技术领域。
背景技术：
带通滤波器(band-passfilter,bpf)是现代系统级封装(systeminpackage,sip)开发中必不可少的关键组件。它也是最大的组件之一，特别是在超外差接收机中变频到较低的中频频带(intermediatefrequency,if)(大部分的fif<200mhz)之后。为了在这些极低频率下实现小型化，由于垂直方向的集成水平较高，低温共烧陶瓷(lowtemperatureco-firedceramic,ltcc)适用于构建集总参数滤波器。目前很少有文献使用ltcc技术实现几十兆赫频率的带通滤波器，并且大波长使得尺寸减小非常具有挑战性。此外，大型声表滤波器由于尺寸较小而在低频率下占主导地位，但它们有更高的插入损耗和群延迟，并且同时需要额外的电容器和电感器用于阻抗匹配。
带通滤波器在几十兆赫兹频率下工作需要大电容和大电感构成谐振器。实现大电容的同时减小滤波器尺寸只能通过垂直叉指型电容器(vertical-interdigitalcapacitors，vic)。目前增强vic电容的两种方式增加了叉指的尺寸或数量，然而增加叉指的尺寸对于降低滤波器的尺寸没有帮助。增加指状物的数量导致在多个频点出产生不期望的共振，或寄生杂散尖峰，从而限值了其可用频带。因为vic是多导体结构，其呈现了通带和阻带结构。虽然所有的vic在设计的时候都显示出这个问题，但目前还没有文献对多层vic的容值和杂散尖峰的抑制进行研究。
目前实现大电感大多通过增加绕制高阻抗线的圈数和减小边角损耗来实现，但是在平面上增加绕制圈数会增大电感的尺寸，不利于滤波器的小型化。在立体方向上增加绕制圈数又会增加电感的厚度，提高滤波器制作的成本。减小边角损耗做成圆形对于特定滤波器电感的摆放又是不利的，容易增大滤波器的尺寸。而本发明能够很好地解决上面的问题。
技术实现要素：
本发明目的在于针对现有技术存在的因为出现不期望的共振或寄生杂散尖峰，从而限制可用频带的缺陷，提出了一种具有高性能三维内螺旋电感的ltcc带通滤波器，该滤波器使用高阻抗线路实现三维内螺旋螺旋电感和杂散抑制型垂直叉指电容(svic)。针对50mhz的极低中心频率，提出了一种微型集总元件8层低温共烧陶瓷(ltcc)滤波器。通过使用高阻抗线路实现新型三维内螺旋电感和杂散抑制型垂直叉指电容(svic)实现小型化。三维内螺旋电感通过将平面螺旋电感和三维螺旋电感跨层连接的方式，将平面螺旋电感扩展到三维的同时提高电感的电感值和q值，减小尺寸并优化性能。
本发明为解决上述技术问题采用以下技术方案：一种具有高性能三维内螺旋电感的ltcc带通滤波器，该滤波器包括杂散抑制垂直叉指电容和三维内螺旋电感。滤波器为偶数层结构，杂散抑制垂直叉指电容与三维内螺旋电感在滤波器的最顶层通过微带线连接，杂散抑制型垂直叉指电容通过间隔指的开路末端用垂直过孔连接并且具有缺陷结构，三维内螺旋电感综合传统平面螺旋电感和普通三维螺旋电感的优点，采用高阻抗线分层螺旋绕制。
进一步的，本发明滤波器包括3个三维内螺旋电感和4个杂散抑制型垂直叉指电容，电感和电容依据滤波电路的拓扑结构在滤波器的最顶层通过微带线连接，三维内螺旋电感通过高阻抗线按照1、3、5层采用单层平面螺旋结构，2、4、6层采用单层三维螺旋结构的原则连接。
进一步的，为达到小型化的目的，所以选择具有较少元件的电路拓扑结构。为使设计的带通滤波器在50mhz的中心频率处具有15mhz带宽，选择了具有八个元件的公知电路模型，如图1所示。c3在输入与输出间引入反馈电容，用于确定两个传输零点的位置以增强滤波器的选择性。
进一步的，提出一种新型高性能三维内螺旋电感,其特征在于:l1,l2被设计成6层三维多层内螺旋结构，以减少电感的尺寸。
第1,3,5层采用平面螺旋电感结构，通过增加螺旋的圈数来增加单层电感值和q值；第2,4,6层采用三维螺旋电感进行过渡，在避免高阻抗线绕制过程短路的前提下，保证了单层电感值和q值，如图2所示。
本发明的三维内螺旋电感结构采用6层0.2mm宽的高阻抗线实现，在同等尺寸下与常规10层三维螺旋电感相比，明显提升了电感值和q值如图3(a)(b)所示；在保证q值不变的情况下，同等电感值的新型三维内螺旋模型实现了约10％的尺寸减小。
进一步的，图1拓扑结构中c1，c2和c3被设计成具有八节方形叉指的vic以减小尺寸，叉指电容由8节叉指构成，每节叉指分别位于第1、2、3、4、5、6、7、8层。
从1端口方向看，第2、4、6、8节叉指的开路末端连接到一起；从2端口方向看，第1、3、5、7叉指的开路末端连接到一起，如图4所示。
svic结构明显减少了通带与阻带的数量，从而减少了杂散。另外，新型svic结构也提高了有效电容值。在图5(a)中，叉指由串联电感表示，电容耦合由电容cij建模，其中i和j是叉指数。图5(b)展示了当添加垂直连接时如何修改多层结构。可知，随着阻带的数量减少，频率响应中的寄生尖峰被抑制，q值得到增加，而容值却没有降低，如图6(a)所示。
本发明使用svic模型实现了大约8％的尺寸减小。此外，消除了3.4ghz,5.4ghz和7.4ghz的杂散尖峰，并且工作带宽从3.4ghz扩展到9.8ghz，因为当间隔叉指连接时，电流密度分布会改变。在10ghz附近仍存在固有谐振，因为连接的叉指在该频率下相当于四分之一波长谐振器，如图6(b)所示。
有益效果：
1、本发明能够在大幅提升电感值的同时又能很好地保持q值不变的电感，通过使用高阻抗线路实现小型化，该电感通过将平面螺旋电感和三维螺旋电感跨层连接的方式，将平面螺旋电感扩展到三维的同时提高电感的电感值和q值，能够减小尺寸并优化性能。
2、本发明三维内螺旋电感克服了传统平面螺旋电感在垂直方向上利用效率低和三维螺旋电感杂散多难以抑制的缺点。用6层结构的三维内螺旋电感代替传统10层三维螺旋电感，新型电感结合了二者的优点并提升了整个滤波器的滤波性能。
3、杂散抑制型垂直叉指电容(svic)在抑制杂散的同时，将电容的可用带宽由3.4ghz扩展到了9.8ghz，并提高了约15％的电容值，实现了越8％的尺寸减小。
附图说明
图1为本发明的滤波器拓扑结构。
图2为本发明的新型三维内螺旋电感结构图。
图3(a)为本发明新型三维内螺旋电感与同尺寸10层常规三维螺旋电感电感值仿真结果，(b)为q值仿真结果。
图4为本发明的具有杂散抑制的svic三维结构图。
图5(a)为本发明的svic结构等效模型图，(b)图为(a)图的等效模型图。
图6(a)为本发明的传统vic和svic电容值仿真结果和q值仿真结果(b)图为电容有效带宽仿真结果。
图7为本发明新型内螺旋电感平面示意图。
图8为本发明的滤波器仿真结果。
图9为本发明的滤波器的电磁总图。
具体实施方式
下面结合说明书附图对本发明的技术方案做进一步的详细说明。
本发明针对50mhz的极低中心频率，提出了一种微型集总元件8层低温共烧陶瓷(ltcc)滤波器。通过使用高阻抗线路实现新型三维内螺旋电感和杂散抑制型垂直叉指电容(svic)实现小型化。新型的三维内螺旋电感通过将平面螺旋电感和三维螺旋电感跨层连接的方式，将平面螺旋电感扩展到三维的同时提高电感的电感值和q值，减小尺寸并优化性能。
为达到小型化的目的，所以选择具有较少原件的电路拓扑结构。为使设计的带通滤波器在50mhz的中心频率处具有15mhz带宽，选择了具有八个元件的公知电路模型如图1所示。c3在输入与输出间引入反馈电容，用于确定两个传输零点的位置以增强滤波器的选择性，两个传输零点分别在位于26mhz和63mhz处。
本发明提出的滤波器是由电容和电感组成的8层电路，其中电容为8层，电感为6层。这里的电容在传统vic电容的基础上增加了缺陷结构，一遍达到电容尺寸减小，性能不会下降并抑制杂散的目的。电感在现有平面螺旋电感和三维螺旋电感的基础上，将二者有机的结合起到了减小滤波器尺寸，提升q值的作用。
所提出的三维内螺旋结构电感中，第1,3,5层采用平面螺旋电感，第2,4,6层采用三维螺旋电感进行过渡，如图2所示。
所提出的新型三维内螺旋电感结构采用6层0.2mm宽的高阻抗线实现，在同等尺寸下与常规10层三维螺旋电感相比，明显提升了电感值和q值如图3(a)所示；在保证q值不变的情况下，同等电感值的新型三维内螺旋模型实现了约10％的尺寸减小，如图3(b)所示。
提出的杂散抑制型叉指电容中，c1，c2和c3被设计成具有八节方形叉指的vic以减小尺寸，叉指电容由8节叉指构成，每节叉指分别位于第1、2、3、4、5、6、7、8层。
从1端口方向看，第2、4、6、8节叉指的开路末端用垂直过孔连接；在第3、5、7节叉指上有缺陷结构以便通孔穿过；从2端口方向看，第1、3、5、7叉指的开路末端用垂直过孔连接，在2、4、6节叉指上有缺陷结构以便通孔穿过，如图4所示。
在图5(a)中，叉指由串联电感表示，电容耦合由电容cij建模，其中i和j是叉指数。图5(b)展示了当添加垂直连接时如何修改多层结构。可知，随着阻带的数量减少，频率响应中的寄生尖峰被抑制。
使用传统vic结构50mhz时候c1和c3电容值分别为104pf和31.5pf,而采用新型svic电容c1和c3电容值分别为107pf和34.5pf，而q值却没有降低如图6(a)所示，本发明用常规vic和提出的svic分别构建模型时，使用svic的模型实现了大约8％的尺寸减小。
如图6(b)所示，svic电容消除了3.4ghz,5.4ghz和7.4ghz的杂散尖峰，并且工作带宽从3.4ghz扩展到9.8ghz。
集总参数滤波器中，电感q值对滤波器的通带内插入损耗影响非常大。为了提高电感的q值，图1拓扑结构中的电感l1和l2均采用三维内螺旋结构，使用0.2mm宽的高阻抗线来实现三维内螺旋结构，电磁仿真优化后最终的尺寸参数为：d1＝1.2mm，d2＝1.48mm，d3＝0.08mm，d4＝0.05mm,d5＝0.17mm；s1＝2.01mms2＝1.49mm,s3＝0.25mm，其余各高阻抗线之间间隔均为0.05mm。如图7(a)(b)所示。
如图8所示，滤波器仿真结果符合设计指标要求，且带内插损控制到了最低。
综上所述，本发明针对50mhz的极低中心频率，提出了一种微型集总元件8层低温共烧陶瓷(ltcc)滤波器。通过使用高阻抗线路实现新型高性能三维内螺旋电感和杂散抑制型垂直叉指电容(svic)实现小型化。通过将平面螺旋电感和三维螺旋电感跨层连接的方式，将平面螺旋电感扩展到三维的同时提高电感的电感值和q值。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。