本发明涉及电路及信号处理技术，尤其涉及一种电流模式逻辑(cml)电平转cmos电平的电路结构。
背景技术：
在数字电路芯片中，信号普遍的传输过程都是cmos电平，所谓cmos电平，就是指“1”逻辑电平电压接近于电源电压，“0”逻辑电平接近于0v。而且具有很宽的噪声容限。这种cmos电平是数字电路里面最为通用的电平标准，如图1a和图1b所示。
而随着高速集成电路芯片技术的发展，在高速的时钟树电路以及在高速接口电路中，传统cmos电平标准的电路形式越来越无法满足高速信号传输的特性，因此出现了一种新的信号电平传输方式，即电流模式逻辑(currentmodellogic，cml)传输形式，这种cml电平的输入和输出均是已匹配好的，由于减少了外围器件，其更适合于在更高频段工作。cml电平的特点如图2所示，通常是由差分信号组成，通过两个差分输入信号转换成两个差分输出信号，这种差分信号的特点是信号成对出现，由“正”和“反”的差分信号对出现，这种信号首先是信号摆幅比较小，通常最低可以达到几十毫伏，远远小于cmos的电源电压摆动幅度，因此cml电平又可以称作差分小信号摆幅，而cmos电平可以称作单端大信号摆幅。
技术实现要素：
有鉴于此，本发明的主要目的在于提供一种电流模式逻辑(cml)电平转cmos电平电路结构，以解决高速集成电路芯片中实现cml电平到cmos电平的转换。
为达到上述目的，本发明的技术方案是这样实现的：
一种电流模式逻辑(cml)电平转cmos电平电路结构，包括：
cml电平均衡放大电路a，用于将差分电路信号进行直流工作点搬移，同时对cml信号摆幅进行一级放大；
直流去耦合放大电路b，用于去掉差分cml信号的直流工作点，同时对所述差分cml信号进行二级放大；以及，
占空比矫正电路c，用于在高速cml电平进行cmos电平转换的过程中，避免占空比失调。
其中：所述cml电平均衡放大电路a，具体电路包括：电阻r1、电阻r2、晶体管m1、晶体管m2、电流源ki1和电流源ki2以及电容c1；所述电阻r1和电阻r2均连接工作电压vdd；所述晶体管m1和晶体管m2的栅极g分别与va和vb相连；所述晶体管m1的漏极d与电阻r1的另一端相连，所述晶体管m2的漏极d与电阻r2的另一端相连；所述晶体管m1的源极s和晶体管m2的源极s分别连接有电流源ki1和电流源ki2。所述电流源ki1和电流源ki2的另一端分别接地。所述晶体管m1和晶体管m2的源极s之间通过电容c1相连。
所述直流去耦合放大电路b，具体电路包括：与晶体管m1的漏极d依次串联的电容c3、反相器n2；和与晶体管m2的漏极d依次串联的电容c2、反相器n1；以及所述反相器n2和反相器n1两端分别并联有电阻r4和电阻r3。
所述占空比矫正电路c，具体电路包括：与所述反相器n2的输出端相连的反相器n6；和与所述反相器n1的输出端相连的反相器n5；以及并联在反相器n5和反相器n6的输入端之前的反相器n3和反相器n4；所述并联设置的反相器n3和反相器n4为反向设置。
所述占空比矫正电路c的反相器n5和反相器n6的输出端分别作为cml电平转cmos电平的电路的信号输出端。
本发明的电流模式逻辑(cml)电平转cmos电平电路结构，具有如下有益效果：
本发明的电路结构，通过采用cml电平均衡放大电路a、直流去耦合放大电路b和占空比矫正电路c，解决了传统的高速cml电平在进行cmos电平转换的过程中会遇到的占空比失调问题。通过采用占空比矫正电路c，能够有效避免占空比失调，使得cmos电平具有很好的占空比特性。尤其是，采用该占空比矫正电路c还可以输出两路反相相位的信号，可以根据需求使用，既可以只使用单相位，也可以使用差分相位的cmos信号，以适应不同电路的需求。
附图说明
图1a和图1b为现有cmos电平电路结构示意图；
图2为现有电流模式逻辑(cml)电路结构示意图；
图3为本发明实施例cml电平转cmos电平的电路结构示意图。
具体实施方式
下面结合附图及本发明的实施例对本发明作进一步详细的说明。
图3为本发明实施例cml电平转cmos电平的电路结构示意图。
如图3所示，该cml电平转cmos电平的电路，主要包括：cml电平均衡放大电路a、直流去耦合放大电路b和占空比矫正电路c。其中：
cml电平均衡放大电路a，用于将差分电路信号进行直流工作点搬移，同时对cml信号摆幅进行一级放大。
在本实施例中，所述cml电平均衡放大电路a，主要包括：电阻r1、电阻r2、晶体管m1、晶体管m2、电流源ki1和电流源ki2以及电容c1。
其具体电路结构为：所述电阻r1和电阻r2均连接工作电压vdd。所述晶体管m1和晶体管m2的栅极g分别与va和vb相连；所述晶体管m1的漏极d与电阻r1的另一端相连，所述晶体管m2的漏极d与电阻r2的另一端相连；所述晶体管m1的源极s和晶体管m2的源极s分别连接有电流源ki1和电流源ki2。所述电流源ki1和电流源ki2的另一端分别接地。所述晶体管m1和晶体管m2的源极s之间通过电容c1相连。
直流去耦合放大电路b，用于去掉差分cml信号的直流工作点，同时对所述差分cml信号进行二级放大。
在本实施例中，所述直流去耦合放大电路b，其具体电路结构为：与晶体管m1的漏极d依次串联的电容c3、反相器n2；和与晶体管m2的漏极d依次串联的电容c2、反相器n1；所述反相器n2和反相器n1两端分别并联有电阻r4和电阻r3。
占空比矫正电路c，用于在高速cml电平进行cmos电平转换的过程中，避免占空比失调。具体矫正过程是：传统的高速cml电平在进行cmos电平转换的过程中，通常会遇到占空比失调问题，本发明实施例采用该占空比矫正电路c可以有效避免占空比失调，使得cmos电平具有很好的占空比特性。此外，该占空比矫正电路c还可以输出两路反相相位的信号，可以根据需求使用，既可以只使用单相位，也可以使用差分相位的cmos信号。所述两路反相相位的信号，例如0°和180°，90°和270°两组不同相位的信号。
在本实施例中，所述占空比矫正电路c，其具体电路结构为：与所述反相器n2的输出端相连的反相器n6；和与所述反相器n1的输出端相连的反相器n5；以及并联在反相器n5和反相器n6的输入端之前的反相器n3和反相器n4。所述并联设置的反相器n3和反相器n4为反向设置。所述反相器n5和反相器n6的输出端分别作为所述cml电平转cmos电平的电路的信号输出端。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。