一种时钟信号丢失检测电路的制作方法

本实用新型属于电子技术领域，具体涉及一种时钟信号丢失检测电路。

背景技术：

时钟信号是数字集成电路和数模混合电路工作的基准信号，可能在电路系统的内部或外部产生。在集成电路中，时钟信号由内部环振或者外部晶振产生。由于环境比如温度，湿度，电压的影响，时钟信号存在丢失的可能。时钟一旦丢失，整个电子系统就不能正常工作，这时候就需要一个复位信号提供给其他电路进行处理，以确保数据不丢失，或者进行时钟恢复。因此需要一个时钟丢失检测电路。

现有技术是在一个电路系统中存在两个时钟，然后通过B时钟来检测A时钟的丢失，该方案的缺点是在一个系统中需要用到两个时钟，而且一旦两个时钟同时丢失，就不起作用。

技术实现要素：

为解决现在技术存在的上述问题，本实用新型提供了一种简单、有效、稳定的时钟信号丢失检测电路。

本实用新型采用的技术方案是：

一种时钟信号丢失检测电路，其特征在于：包括第一开关、第二开关、第三开关、第四开关、第一电容、第二电容、第三电容、反相器，

所述第一开关的第一端与电源VDD连接，其第二端分别与第一电容的第一端、第二开关的第一端连接，所述第一电容的第二端接地；

所述第三开关的第一端与电源VDD连接，其第二端分别与第三电容的第一端、第四开关的第一端连接，所述第三电容的第二端接地；

所述第二开关的第二端与第四开关的第二端连接后与第二电容的第一端连接，所述第二电容的第二端接地；

所述第二电容的第一端与反相器的输入端连接，所述反相器的输出端输出检测信号；

所述第二电容上并联有限流电路，所述限流电路的第一端连接在第二电容的第一端与反相器的输入端之间的连接线上，所述限流电路的第二端接地；

所述第二开关、第三开关连接控制时钟信号，所述第一开关、第四开关连接控制时钟反信号。本实用新型通过开关电容电路来进行时钟信号的丢失，时钟正常时候，通过开关的关和开，提升电容的电压，时钟丢失后，电容上的电压下降，检测电路简单、有效、稳定；单时钟系统，不需要另外设置时钟，成本低。

进一步，所述第一开关、第二开关、第三开关、第四开关均是在高电平时导通，低电平时断开。

进一步，所述限流电路是一电阻，通过电阻限制第二电容第一端到地的电流。

或者，所述限流电路是一稳定的电流电路，通过稳定电流电路限制第二电容第一端到地的电流。

进一步，所述反相器是由比较器实现。

本实用新型的有益效果是：只需要一个时钟，成本低，通过电容的降压来完成时钟信号丢失检测，简单、有效、稳定。

附图说明

图1是本实用新型的电路结构示意图。

图2是本实用新型的一种稳定电流电路的电路结构示意图。

图3是本实用新型采用的有比较器组成的反相器的结构示意图。

具体实施方式

下面结合具体实施例来对本实用新型进行进一步说明，但并不将本实用新型局限于这些具体实施方式。本领域技术人员应该认识到，本实用新型涵盖了权利要求书范围内所可能包括的所有备选方案、改进方案和等效方案。

实施例一

参照图1，本实施例提供了一种时钟信号丢失检测电路，包括第一开关1、第二开关2、第三开关3、第四开关4、第一电容5、第二电容6、第三电容7、反相器9。

本实施例所述第一开关1的第一端与电源VDD连接，其第二端分别与第一电容5的第一端、第二开关2的第一端连接，所述第一电容5的第二端接地；

所述第三开关3的第一端与电源VDD连接，其第二端分别与第三电容7的第一端、第四开关4的第一端连接，所述第三电容7的第二端接地；

所述第二开关2的第二端与第四开关4的第二端连接后与第二电容6的第一端连接，所述第二电容6的第二端接地；

所述第二电容6的第一端与反相器9的输入端连接，所述反相器9的输出端输出检测信号INT；

所述第二电容6上并联有限流电路，所述限流电路的第一端连接在第二电容6的第一端与反相器9的输入端之间的连接线上，所述限流电路的第二端接地；

所述第二开关2、第三开关3连接控制时钟信号CLK，所述第一开关1、第四开关4连接控制时钟反信号CLKZ。本实用新型通过开关电容电路来进行时钟信号的丢失，时钟正常时候，通过开关的关和开，提升电容的电压，时钟丢失后，电容上的电压下降，检测电路简单、有效、稳定；单时钟系统，不需要另外设置时钟，成本低。

本实施例所述第一开关1、第二开关2、第三开关3、第四开关4均是在高电平时导通，低电平时断开。第一电容5、第二电容6、第三电容7用于保存电荷。反相器9用于第二电容6的第一端电压V1降低时产生高电平。

本实施例所述限流电路是一电阻8，通过电阻8限制第二电容6第一端到地的电流。

当时钟信号正常时候：

1.控制时钟信号CLK为高电平，第二开关2和第三开关3导通，第一开关1和第四开关4断开，此时第三电容7充电到VDD。第一电容5和第二电容6两端电压相等。

2.控制时钟信号CLK为低电平时候，第一开关1和第四开关4导通，第二开关2和第三开关3断开。此时第一电容5充电到VDD，第二电容6上的电压为VC2-1＝VDD x C3/(C2+C3)。

3.下一个控制时钟信号CLK为高电平时候，第二开关2和第三开关3导通，第一开关1和第四开关4断开，此时第三电容7充电到VDD。第二电容6上的电压为VC2-2＝(C2x VC2+C1x VDD)/(C2+C1)

通过多次循环将第二电容6上的电压V1提升到高电位，当V1电位高于反相器9的反转阈值时候，输出的INT是低电平。

当时钟信号丢失，第一开关1、第二开关2、第三开关3、第四开关4总会有两个处于导通和关闭状态,此时VDD到V1是断开状态,则V1的电位通过电阻8逐渐被拉低到低电平，当V1电压低于反相器9的翻转阈值时，反相器9输出的INT是高电位，这就完成了时钟信号丢失的检测。

实施例二

本实施例与实施例一的不同之处在于所述限流电路是一稳定电流电路，通过稳定电流电路限制第二电容6第一端到地的电流。所述稳定电流电路见图2，采用电流镜结构。其余结构和功能均与实施例一相同。

实施例三

本实施例与实施例一的不同之处在于所述反相器9是由比较器实现，见图3，当V1电平高过Vref时，VOUT输出高电平，当V1电平低于Vref时，输出低电平。其余结构和功能均与实施例一相同。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是对本实用新型的优选实施例及原理进行了详细说明，对本领域的普通技术人员而言，依据本实用新型提供的思想，在具体实施方式上会有改变之处，而这些改变也应视为本实用新型的保护范围。