放大器的制作方法

本发明涉及放大器。

背景技术：

在专利文献1中示出了通过在与多个晶体管单元连接的传输线路上设置狭缝，从而改善向与各个晶体管单元连接的输出端子传输的信号的相位偏差及振幅偏差的方法。

专利文献1：日本特开2013-115491号公报

技术实现要素：

在专利文献1所示的高频电力放大器中，传输线路的布局受到制约。例如金属图案宽度或狭缝宽度等受到制造上的制约。另外，在连接端子数、即晶体管单元的数量变大的情况下，存在无法抑制信号的相位偏差及振幅偏差的问题。

即使试图通过针对每个晶体管单元配置将由电容器和电感器构成的谐波处理电路而改善谐波的相位偏差，也无法改善基波的相位偏差。在这种情况下，由于因基波的相位偏差而产生的阻抗的失配，无法挖掘出晶体管的最大性能。

本发明就是为了解决上述问题而提出的，其目的在于提供提高了效率及增益等性能的放大器。

本发明涉及的放大器的特征在于，具有：电路图案，其提供长度不同的多条信号路径；多个焊盘，它们与该电路图案电连接；多个晶体管单元；多条传输线路，它们将该多个焊盘与该多个晶体管单元一对一地连接；以及多个谐波处理电路，它们与该多条传输线路一对一地连接，该多个谐波处理电路各自具有电容器和电感器，连接了该电容器的该信号路径的长度越长，则该电容器的电容越小。

本发明的其它特征在以下得以明确。

发明的效果

根据本发明，能够提供通过调整谐波处理电路的电容器的电容而提高了效率及增益等性能的放大器。

附图说明

图1是实施方式1涉及的放大器的整体图。

图2是晶体管单元的放大图。

图3是晶体管芯片的放大图。

图4是相对于基波阻抗的增益的等高线图。

图5是表示对比例的基波阻抗的计算例的图。

图6是针对实施方式1的放大器，示出从各晶体管单元观察电路侧时的基波阻抗的计算例的图。

图7是相对于二次谐波阻抗的增益的等高线图。

图8是表示对比例的二次谐波阻抗的计算例的图。

图9是针对实施方式1的放大器，示出从各晶体管单元观察电路侧时的二次谐波阻抗的计算例的图。

图10是实施方式2涉及的放大器的整体图。

图11是晶体管单元的放大图。

图12是晶体管芯片的放大图。

图13是表示实施方式3涉及的放大器所具有的晶体管单元的图。

图14是晶体管芯片的放大图。

图15是表示实施方式4涉及的放大器所具有的晶体管单元的图。

具体实施方式

参照附图，对本发明的实施方式涉及的放大器进行说明。对相同或相应的结构要素标注相同的标号，有时省略重复说明。

实施方式1.

图1是实施方式1涉及的放大器10的整体图。该放大器10具有输入匹配电路基板12、晶体管芯片14和输出匹配电路基板16。输入匹配电路基板12具有由金属化配线形成的电路图案12a。输出匹配电路基板16具有由金属化配线形成的电路图案16a。电路图案12a、16a是匹配电路。电路图案12a、16a提供长度不同的多条信号路径。即，电路图案12a在左端具有1个输入端，在右端具有多个输出端，由此提供长度不同的多条信号路径。另外，电路图案16a在左端具有多个输入端，在右端具有1个输出端，由此提供长度不同的多条信号路径。

晶体管芯片14具有多个晶体管单元。晶体管单元构成单位晶体管单元。在图1中，由虚线包围而示出多个晶体管单元中的1个晶体管单元14a。在实施方式1中，如图1所示，8个晶体管单元排成一列。电路图案12a与晶体管单元14a通过导线20而连接。电路图案16a与晶体管单元14a通过导线22而连接。

图2是晶体管单元14a的放大图。晶体管单元14a具有栅极焊盘30、传输线路32、合成线路34、漏极焊盘38以及具有多根指部的晶体管36。栅极焊盘30通过导线20而与电路图案12a连接，漏极焊盘38通过导线22而与电路图案16a连接。通过传输线路32及合成线路34而将栅极焊盘30与晶体管36连接。

在传输线路32连接有谐波处理电路40。谐波处理电路40具有：传输线路40a，其与传输线路32连接；电容器40b，其与传输线路40a连接；传输线路40c，其与电容器40b连接；电感器40d，其与传输线路40c连接；传输线路40e，其与电感器40d连接；以及接地用端子40f。电容器40b例如是mim电容器。电感器40d例如是螺旋电感器。接地用端子40f例如是形成于通路孔的被接地的通路部(via)。本实施方式的谐波处理电路40是在传输线路32与接地用端子40f之间串联连接了电容器40b和电感器40d的lc电路。即，能够由谐振电路构成谐波处理电路40。

图3是晶体管芯片14的放大图。作为一个例子，实施方式1的晶体管芯片14具有8个晶体管单元14a、14b、14c、14d、14e、14f、14g、14h。晶体管单元14a、14b、14c、14d、14e、14f、14g、14h设置成一列。晶体管单元14b、14c、14d、14e、14f、14g、14h的基本结构与上述晶体管单元14a的基本结构相同。各晶体管单元通过导线20而与电路图案12a的不同部分连接，通过导线22而与电路图案16a的不同部分连接。

晶体管单元14a、14b、14c、14d、14e、14f、14g、14h分别具有谐波处理电路40、41、42、43、44、45、46、47。谐波处理电路40具有电容为c1的电容器40b和电感为l1的电感器40d。谐波处理电路41具有电容为c2的电容器41b和电感为l2的电感器41d。谐波处理电路42具有电容为c3的电容器42b和电感为l3的电感器42d。谐波处理电路43具有电容为c4的电容器43b和电感为l4的电感器43d。

谐波处理电路44具有电容为c4的电容器44b和电感为l4的电感器44d。谐波处理电路45具有电容为c3的电容器45b和电感为l3的电感器45d。谐波处理电路46具有电容为c2的电容器46b和电感为l2的电感器46d。谐波处理电路47具有电容为c1的电容器47b和电感为l1的电感器47d。

在本实施方式中，上述电容满足c1＜c2＜c3＜c4的关系。图1的电路图案12a按照从输入端至晶体管单元14a、14h的信号路径的长度、从输入端至晶体管单元14b、14g的信号路径的长度、从输入端至晶体管单元14c、14f的信号路径的长度、从输入端至晶体管单元14d、14e的信号路径的长度的顺序而变长。

因此，从电路图案12a传输至晶体管单元14a、14h的信号的相位比从电路图案12a传输至其它晶体管单元的信号的相位大。为了补偿该相位偏差，使谐波处理电路40、47的电容器40b、47b的电容c1比其它电容器的电容小。

相反，从电路图案12a传输至晶体管单元14d、14e的信号的相位比从电路图案12a传输至其它晶体管单元的信号的相位小。因此，使谐波处理电路43、44的电容器44b、44b的电容c4比其它电容器的电容大。

这样，设定各电容器的电容，以补偿在输入匹配电路基板12产生的信号的相位偏差。其结果，上述电容满足c1＜c2＜c3＜c4的关系。换言之，连接了电容器的信号路径的长度越长，则各电容器的电容越小。因此，电容器的电容为c1＜c2＜c3＜c4。此外，在图1中，相同电容的电容器相对于晶体管芯片14的中心线而对称地配置。

并且，使与多个谐波处理电路各自相关的电容器和电感器之积是恒定的。即，设为l1＞l2＞l3＞l4，使c1×l1、c2×l2、c3×l3、c4×l4大致相等。由此，各谐振电路的谐振频率大致恒定。这样，谐波处理电路的电容器的电容和电感器的电感根据每个晶体管单元而不同。

如上所述，通过针对每个晶体管单元配置具有对在输入匹配电路基板12产生的基波的相位偏差进行补偿的电容值的电容器，从而能够针对所有的晶体管单元使基波的反射相位实质上均一。通过无论晶体管单元的数量如何都抑制基波的相位偏差的波动，从而能够对所有的晶体管单元挖掘出最大性能，能够得到高性能的放大器。另外，通过使谐振电路的谐振频率在所有的谐波处理电路中恒定，从而也能够使谐波的反射相位均一。

对基波阻抗的匹配详细进行说明。图4示出相对于基波阻抗的增益的等高线图的例子。由星号标记的点是得到了最大增益的基波阻抗，椭圆是表示从该最大点算起的增益下降量的等高线。即，在实现由星号标记的部位的阻抗的匹配电路与晶体管连接时，晶体管具有最大增益，随着阻抗偏离由星号标记的部位，增益逐渐下降。

图5是表示未应用本发明的情况下的从各晶体管单元观察电路侧时的基波阻抗的计算例的图。在本计算例中，从高频电力放大器的信号输入端至晶体管单元的输入端为止的线路长度根据晶体管单元而不同，因此从各晶体管单元观察电路侧时的阻抗产生波动。

图6针对实施方式1的放大器，示出从各晶体管单元观察电路侧时的基波阻抗的计算例。通过使用谐波处理电路对每个晶体管单元补偿基波的失配，从而对于所有的晶体管单元，能够将从各晶体管单元观察电路侧时的阻抗向图4所示的得到了最大增益的基波阻抗附近进行匹配。由此，与未应用本发明的情况相比，能够得到高增益的放大器。另外，通过消除输入侧的单元间不平衡，还能够得到提高了输出功率和效率的效果。

接下来，对二次谐波阻抗的匹配详细进行说明。图7示出相对于二次谐波阻抗的增益的等高线图的例子。由星号标记的点是得到了最大增益的二次谐波阻抗，椭圆是表示从该最大点算起的增益下降量的等高线。

图8示出未应用本发明的情况下的从各晶体管单元观察电路侧时的二次谐波阻抗的计算例。通过将由电容器和电感器构成的谐振电路的谐振频率设定为高频电力放大器的工作频率的2倍，从而在所有晶体管单元形成有相对于二次谐波的短路点。在这种状态下，如果变更谐波处理电路的规格，则从各晶体管单元观察电路侧时的二次谐波阻抗改变。但此时，通过以使cn×ln(n＝1～4)在所有谐振电路中恒定的方式设定电容和电感，从而不会产生对二次谐波匹配的影响。

图9针对实施方式1的放大器，示出从各晶体管单元观察电路侧时的二次谐波阻抗的计算例。从各晶体管单元观察电路侧时的二次谐波阻抗维持了未应用本发明的情况下的阻抗。即，由于不会产生针对二次谐波的相对于最佳负载来说的失配，因此不会招致由谐波处理电路的规格变更导致的性能下降。

这样，实施方式1涉及的放大器即使在匹配电路基板的连接端子数即晶体管单元的数量变大的状态下，也能够抑制基波、谐波两者的信号的相位偏差。由此，能够使相对于各晶体管单元而产生的阻抗的失配最小化，能够得到提高了效率及增益等的高性能的放大器。在实施方式1中，将配置了8个晶体管单元的晶体管芯片作为放大元件，但晶体管单元并非必须是8个。另外，在实施方式1中，将谐波处理电路配置于晶体管芯片14之上，但只要能够相对于各晶体管单元而1对1地配置谐波处理电路，则也可以将谐波处理电路配置于匹配电路基板之上。另外，也可以变更匹配电路基板及晶体管芯片的数量。匹配电路基板可以配置于封装件的内部，也可以配置于封装件的外部。

在实施方式1中提及的变形也能够应用于后面的实施方式。此外，以下的实施方式涉及的放大器与实施方式1之间的相似点多，因而以与实施方式1之间的不同点为中心进行说明。

实施方式2.

图10是实施方式2涉及的放大器50的整体图。实施方式2的谐波处理电路除了电容器和电感器以外，还具有电阻。电容器的电容值和电感器的电感能够设定为与实施方式1相同。

图11是图10的晶体管单元14a的放大图。在传输线路40a的中途设置有电路内电阻40r。电路内电阻40r与传输线路32分流连接。

图12是图10的晶体管芯片14的放大图。各谐波处理电路分别具有电路内电阻40r、41r、42r、43r、44r、45r、46r、47r。电路内电阻40r、41r、42r、43r、44r、45r、46r、47r的电阻值分别是r1、r2、r3、r4、r4、r3、r2、r1。各电路内电阻的电阻值满足r1＞r2＞r3＞r4。即，对应的信号路径越长，则使电路内电阻的电阻值越大。换言之，连接了电路内电阻的信号路径的长度越长，则电路内电阻的电阻值越大。因此，能够通过电路内电阻而补偿由信号路径间的电阻差引起的信号的振幅偏差。

针对每个晶体管单元配置具有对在输入匹配电路基板12产生的基波的相位偏差进行补偿的电容值的电容器，并且配置具有对振幅偏差进行补偿的电阻值的电路内电阻。由此，能够相对于所有的晶体管单元而使基波的反射相位和反射振幅均一。另外，通过使谐振电路的谐振频率在所有的谐波处理电路中恒定，从而能够使谐波的反射相位也均一。

根据实施方式2涉及的放大器50，无论晶体管单元的数量如何都能够抑制基波的相位偏差及振幅偏差。因此，能够胜过实施方式1而对所有的晶体管单元挖掘出最大性能，能够得到更高性能的放大器。

实施方式3.

图13是表示实施方式3涉及的放大器所具有的晶体管单元的图。实施方式3涉及的放大器基本上与实施方式2的放大器相同，但电阻的配置位置不同。实施方式3涉及的晶体管单元不具有电路内电阻，而是如图13所示在传输线路32具有线路电阻40r。

图14是实施方式3涉及的晶体管芯片14的放大图。各谐波处理电路40、41、42、43、44、45、46、47各自具有线路电阻40r、41r、42r、43r、44r、45r、46r、47r。线路电阻40r、41r、42r、43r、44r、45r、46r、47r的电阻值分别是r1、r2、r3、r4、r4、r3、r2、r1。各线路电阻的电阻值满足r1＜r2＜r3＜r4。即，对应的信号路径越长，则使线路电阻的电阻值越小。换言之，连接了线路电阻的信号路径的长度越长，则线路电阻的电阻值越小。因此，能够通过线路电阻而对在输入匹配电路基板12产生的信号的振幅偏差进行补偿。

这样，在传输线路至少各设置1个线路电阻。并且，通过如上所述调整电阻值，从而能够得到与实施方式2相同的效果。另外，通过将电阻配置于传输线路上，从而能够防止谐波的反射振幅的减少，因此能够得到更高性能的放大器。

实施方式4.

实施方式4涉及的放大器除了谐波处理电路的配置位置以外，具有与实施方式1相同的结构以及动作。图15是表示实施方式4涉及的放大器所具有的晶体管单元的图。漏极焊盘38与晶体管36通过合成线路60和传输线路62而连接。在传输线路62连接有谐波处理电路40。谐波处理电路40能够设为与图2的谐波处理电路40相同的电路。并且，在各晶体管单元处，向连接漏极焊盘与晶体管的传输线路连接谐波处理电路。谐波处理电路的电容器的电容和电感器的电感能够与实施方式1相同地设定。

对于这样的放大器的动作和效果，能够认为与实施方式1的放大器相同。晶体管的效率或功率随着与晶体管连接的匹配电路的阻抗偏离最佳负载而逐渐下降。通过使用谐波处理电路对每个晶体管单元补偿基波的失配，从而对于所有的晶体管单元，能够将从各晶体管单元观察电路侧时的阻抗向得到最大效率或最大功率的基波阻抗附近进行匹配。由此，与未应用本发明的情况相比，能够得到高效率且高功率的放大器。

也可以向连接漏极焊盘与晶体管的传输线路连接实施方式2的谐波处理电路，或者设置实施方式3的谐波处理电路和线路电阻。能够向将与2个电路图案12a、16a中的任意者电连接的焊盘即栅极焊盘或漏极焊盘与多个晶体管单元一对一地进行连接的多条传输线路，一对一地连接上述谐波处理电路。能够将上述各实施方式涉及的放大器的特征进行组合。

标号的说明

10放大器，12输入匹配电路基板，14晶体管芯片，16输出匹配电路基板