时钟信号输出方法、装置、及时钟信号输出系统与流程

本发明实施例涉及信号处理技术领域，尤其涉及一种时钟信号输出方法、装置及时钟信号输出系统。

背景技术：

时钟信号是时序逻辑的基础，在通信、测量、军工等领域具有广泛的应用，例如，在同步信号处理电路中可以起到计时器的作用，用于决定逻辑单元中的状态何时更新，是有固定周期并与逻辑单元运行无关的信号量。反馈控制电路是一种通过比较反馈信号与参考信号对生成的受控信号进行不断调整，使得到的最终信号的状态参数使与参考信号一致的电路，得到最终信号的过程需要一定的时间才能实现，比较的频率、信号处理过程中的带宽等都会影响调整过程的时间。在利用反馈控制电路输出时钟信号时，由于锁定最终的时钟信号的相位耗费的时间较长且输出时钟信号的精度较低、需要反复调整，导致无法快速输出准确的时钟信号，进而影响到对后续系统功能的启动和控制，无法满足高速和大量信号处理的时钟需求。

技术实现要素：

本发明提供了一种时钟信号输出方法、装置及时钟信号输出系统，实现了快速锁定目标时钟信号的相位，输出目标时钟信号的精度和速度。

第一方面，本发明实施例提供了一种时钟信号输出方法，包括：

获取反馈控制电路中参考时钟信号与受控信号的相位差；

根据所述相位差补偿所述受控信号，生成目标时钟信号；

输出所述目标时钟信号。

进一步的，所述反馈控制电路为锁相环(phaselockedloop，pll)电路；

所述锁相环电路包括：鉴相器、环路滤波器以及受控信号生成器，所述受控信号生成器包括压控振荡器或数字频率合成器。

进一步的，所述获取反馈控制电路中参考时钟信号与受控信号的相位差，包括：

读取所述鉴相器输出的参考时钟信号与受控信号的相位差。

进一步的，还包括：

检测到所述参考时钟信号与受控信号的相位差小于设定阈值，则停止获取所述相位差，并输出所述受控信号。

第二方面，本发明实施例提供了一种时钟信号输出装置，包括：

相位差获取模块，用于获取反馈控制电路中参考时钟信号与受控信号的相位差；

补偿模块，用于根据所述相位差对所述受控信号进行补偿，生成目标时钟信号；

输出模块，用于输出目标时钟信号。

第三方面，本发明实施例还提供了一种时钟信号输出系统，包括：反馈控制电路以及相位合成器；

所述反馈控制电路用于生成受控信号，并根据参考时钟信号以及所述受控信号的反馈信息调整所述受控信号的频率或相位；

所述反馈控制电路的输出端与所述相位合成器连接；

所述相位合成器用于执行如第一方面所述的时钟信号输出方法。

进一步的，所述反馈控制电路为锁相环电路；

所述锁相环电路包括：鉴相器、环路滤波器以及受控信号生成器，所述受控信号生成器包括压控振荡器或数字频率合成器；

所述鉴相器的第一接收端用于接收参考时钟信号；所述鉴相器的第二接收端与所述受控信号生成器的第一输出端连接，用于传输反馈信息；

所述鉴相器的第一输出端与所述环路滤波器的输入端连接；所述鉴相器的第二输出端与所述相位合成器的第一输入端连接，用于将所述参考时钟信号与所述受控信号的相位差输出至所述相位合成器；

所述环路滤波器的输出端与所述受控信号生成器的输入端连接，所述受控信号生成器的第二输出端与所述相位合成器的第二输入端连接。

进一步的，在所述参考时钟信号与所述受控信号的相位差小于设定阈值的情况下，所述相位合成器为关闭状态。

本发明实施例提供了一种时钟信号输出方法、装置及时钟信号输出系统，该方法包括：获取反馈控制电路中参考时钟信号与受控信号的相位差；根据所述相位差补偿所述受控信号，生成目标时钟信号；输出所述目标时钟信号。通过上述技术方案，实现了快速锁定目标时钟信号的相位，输出目标时钟信号的精度和速度。

附图说明

图1为本发明实施例一提供的一种时钟信号输出方法的流程图；

图2为本发明实施例一提供的一种反馈控制电路工作原理的示意图；

图3为本发明实施例一提供的一种时钟信号输出方法原理的示意图；

图4为本发明实施例一提供的一种时钟信号输出方法应用场景的示意图；

图5为本发明实施例二提供的一种时钟信号输出装置的结构示意图；

图6为本发明实施例三提供的一种相位合成器的硬件结构示意图；

图7为本发明实施例四提供的一种时钟信号输出系统的示意图；

图8为本发明实施例四提供的一种时钟信号输出系统的实现示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图1为本发明实施例一提供的一种时钟信号输出方法的流程图。本实施例可适用于根据参考时钟信号输出目标时钟信号的情况。具体的，该时钟信号输出方法可以由时钟信号输出装置执行，该时钟信号输出装置可以通过软件和/或硬件的方式实现，并集成在相位合成器中。进一步的，相位合成器可以通过现场可编程逻辑阵列(fieldprogrammablegatearray，fpga)、复杂可编程逻辑器件(complexprogrammablelogicdevice，cpld)、外部控制器例如单片机等实现。

如图1所示，该方法具体包括如下步骤：

s110、获取反馈控制电路中参考时钟信号与受控信号的相位差。

具体的，反馈控制电路用于准确地调整输出信号的特定参数，主要包括三部分：比较器、信号处理单元和执行单元，其原理是，执行单元生成的受控信号分为两路，一路输出到外部电路，另一路反馈至比较器，比较器通过比较输入信号和当前的受控信号得到一个误差信号，将这个误差信号传输至信号处理单元，信号处理单元据此产生一个控制信号，从而调整执行单元的受控信号，在经过反复地反馈和调整的过程中，输出到外部电路的受控信号处于不断调整和变化的状态，其特定参数与参考信号有一定的误差且误差不断减小，最终使得受控信号的特定参数(例如频率、相位、增益)等与输入信号呈特定的关系，例如相等或者成倍等。

本实施例针对输出时钟信号的情况，在反馈控制电路之后，增设一个相位合成器，该相位合成器可以为fpga、cpld、外部控制器例如单片机等，其输入即为执行单元输出的受控信号。通过向反馈控制电路输入一个参考时钟信号，在反馈控制电路反馈和调整执行单元的受控信号的频率和相位的过程中，该相位合成器直接获取参考时钟信号与受控信号的相位差，该相位差为矢量。

s120、根据所述相位差补偿所述受控信号，生成目标时钟信号。

具体的，在执行单元输出的受控信号的基础上，加上获取到的参考时钟信号与受控信号的相位差，通过对受控信号进行补偿，得到精确的目标时钟信号，目标时钟信号的相位与参考信号一致。

s130、输出所述目标时钟信号。

本实施例的时钟信号输出方法，在反馈控制电路不断反馈和调整执行单元的受控信号的过程中，反馈控制电路需要耗费一定时间之后才能将受控信号的相位锁定，但本实施例的时钟信号输出方法通过补偿受控信号，可以快速输出相位准确的目标时钟信号，输出供外部电路使用，提高了输出目标时钟信号的精度和速度。

在上述实施例的基础上，所述反馈控制电路为锁相环电路；所述锁相环电路包括：鉴相器、环路滤波器以及受控信号生成器，所述受控信号生成器包括压控振荡器或数字频率合成器。

具体的，锁相环电路用于输出与参考时钟信号相位一致的受控信号，能够完成参考时钟信号与受控信号之间同步的自动控制闭环系统。锁相环电路主要包括鉴相器(phasedetector，pd)、环路滤波器、受控信号生成器三部分组成，其中，受控信号生成器可以为数字频率合成器或压控振荡器(voltage-controlledoscillatorvco)。锁相环电路的原理是，利用外部输入的参考时钟信号控制环路内部振荡信号的频率和相位，从而实现输出和输入两个信号之间的相位同步，鉴相器将参考时钟信号与受控振荡器输出的受控信号之间的相位进行比较，产生相位误差电压来调整受控振荡器或数字频率合成器的输出信号的频率，从而使受控信号的频率与参考信号频率相一致，在两者频率相同的情况下，相位差能够稳定在很小的范围内。

图2为本发明实施例一提供的一种反馈控制电路工作原理的示意图。本实施中，反馈控制电路主要指锁相环电路，如图2所示，uo为压控振荡器输出的时钟信号，uo与参考时钟信号ui的相位差不断减少，最终趋向于0，从开始锁定到相位锁定需要一段时间，在很多时钟同步的应用中无法满足实际需求，例如，参考信号时钟的频率为1赫兹，锁定带宽为毫赫兹级，则锁定时间达到几百秒甚至上千秒，系统要在几百秒之后才能正常工作，并且在锁定初期，相位差与参考时钟信号的误差较大。

图3为本发明实施例一提供的一种时钟信号输出方法原理的示意图。如图3所示，通过在压控振荡器或数字频率合成器输出的受控信号uf的基础上，在相位合成器中根据相位差pe对其进行补偿：uo＝uf-pe(或表示为uo＝uf+pe)，从而在锁相环电路uf的相位还未锁定的情况下，就可输出目标时钟信号uo，显著降低输出信号与参考时钟信号ui的相位差大大减小，在较短时间内将uo和ui的相位差控制在一定范围内，提高相位锁定的速度和精度。

进一步的，所述获取反馈控制电路中参考时钟信号与受控信号的相位差，包括：读取所述鉴相器输出的参考时钟信号与受控信号的相位差。

具体的，对于锁相环电路，鉴相器能够鉴别出参考时钟信号与受控信号之间的相位差pe，并将相位差输出至相位合成器，供相位合成器进行相位补偿和目标时钟信号的输出。

进一步的，还包括：检测到所述参考时钟信号与受控信号的相位差小于设定阈值，则停止获取所述相位差，并输出所述受控信号。

具体的，锁相环电路是一种闭环的反馈控制电路，本实施例中锁相环电路和相位合成器是串行工作的，在锁相环电路达到相位锁定之后，参考时钟信号与受控信号的相位差小于设定阈值，受控信号uf和参考时钟信号ui的相位即可达到要求，则相位合成器部分的功能可以关闭，直接输出锁相环电路的的受控信号即可。

图4为本发明实施例一提供的一种时钟信号输出方法应用场景的示意图。本实施例的时钟信号输出方法，解决了锁相环电路在低鉴相频率、小环路带宽应用中锁定时间比较慢问题。以图4所示的通信时钟同步系统的应用为例，通常情况下，全球导航卫星系统(globalnavigationsatellitesystem，gnss)接收机从卫星恢复出1pps，即1hz的时钟信号，本地锁相环电流以1pps为输入参考时钟，通常要求锁定后频率精度达到30ppb以下，相位精度小于1微秒，此类应用中，锁相环环路带宽为mhz级，锁定时间通常为几百秒甚至上千秒，这就意味着，通信系统须在几百秒后才可正常工作，之前的相位误差很大。通过本实施例的时钟信号输出方法，在1pps参考时钟有效时，在第一个时钟周期完成鉴相后，锁相环电路还不能输出相位满足1us的输出时钟，但通过相位合成器对受控信号的补偿，可以快速输出相位满足系统要求的目标时钟信号。为保证输出时钟信号频率的稳定性，可以在一定时间的锁相过程后，在压控振荡器或数字频率合成器的频率和相位满足系统要求(比如小于30ppb)的情况下，就可以开始正常的通信业务，关闭相位合成器的相位补偿功能。频率调整的时间通常比相位调整的时间短，本实施例通过相位合成器的相位补偿操作，可显著缩短锁定目标时钟信号相位的锁定时间，从而提高通信系统的启动速度，并且全称保证输出目标时钟信号具有足够高的精度。

实施例二

图5为本发明实施例二提供的一种时钟信号输出装置的结构示意图。具体的，如图5所示，该装置包括：

相位差获取模块210，用于获取反馈控制电路中参考时钟信号与受控信号的相位差；

补偿模块220，用于根据所述相位差对所述受控信号进行补偿，生成目标时钟信号；

输出模块230，用于输出目标时钟信号

本发明实施例二提供的一种时钟信号输出装置，在反馈控制电路不断反馈和调整执行单元的受控信号的过程中，通过补偿受控信号，可以快速输出相位准确的目标时钟信号，输出供外部电路使用，提高了输出目标时钟信号的精度和速度。

进一步的，所述反馈控制电路为锁相环电路；

所述锁相环电路包括：鉴相器、环路滤波器以及受控信号生成器，所述受控信号生成器包括压控振荡器或数字频率合成器。

进一步的，相位差获取模块210具体用于：读取所述鉴相器输出的参考时钟信号与受控信号的相位差。

本发明实施例二提供的时钟信号输出装置可以用于执行上述任意实施例提供的时钟信号输出方法，具备相应的功能和有益效果。未在本实施例中详尽描述的技术细节可参见上述任意实施例。

实施例三

图6为本发明实施例三提供的一种相位合成器的硬件结构示意图。本实施例中的相位合成器相当于相位合成器，可以通过fpga、cpld、外部控制器例如单片机等实现。如图6所示，本实施例提供的一种相位合成器，包括：处理器310和存储装置320。该相位合成器中的处理器可以是一个或多个，图6中以一个处理器310为例，所述相位合成器中的处理器310和存储装置320可以通过总线或其他方式连接，图6中以通过总线连接为例。

所述一个或多个程序被所述一个或多个处理器310执行，使得所述一个或多个处理器实现上述实施例中任意所述的时钟信号输出方法。

该相位合成器中的存储装置320作为一种计算机可读存储介质，可用于存储一个或多个程序，所述程序可以是软件程序、计算机可执行程序以及模块，如本发明实施例中时钟信号输出方法对应的程序指令/模块(例如，附图5所示的时钟信号输出装置中的模块，包括：相位差获取模块310、补偿模块320和输出模块330)。处理器310通过运行存储在存储装置320中的软件程序、指令以及模块，从而执行相位合成器的各种功能应用以及数据处理，即实现上述方法实施例中的时钟信号输出方法。

存储装置320主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据相位合成器的使用所创建的数据等(如上述实施例中的相位差、受控信号等)。此外，存储装置320可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储装置320可进一步包括相对于处理器310远程设置的存储器，这些远程存储器可以通过网络连接至相位合成器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

并且，当上述相位合成器中所包括一个或者多个程序被所述一个或者多个处理器310执行时，进行如下操作：获取反馈控制电路中参考时钟信号与受控信号的相位差；根据所述相位差补偿所述受控信号，生成目标时钟信号；输出所述目标时钟信号。通过上述技术方案，实现了快速锁定目标时钟信号的相位，输出目标时钟信号的精度和速度。

本实施例提出的相位合成器与上述实施例提出的时钟信号输出方法属于同一发明构思，未在本实施例中详尽描述的技术细节可参见上述任意实施例，并且本实施例具备与执行时钟信号输出方法相同的有益效果。

实施例四

在上述实施例的基础上，本实施例还提供一种时钟信号输出系统。图7为本发明实施例四提供的一种时钟信号输出系统的示意图；如图7所示，该系统包括反馈控制电路410以及如上述任意实施例所述的相位合成器420；反馈控制电路410用于生成受控信号，并根据参考时钟信号以及所述受控信号的反馈信息调整所述受控信号的频率或相位；反馈控制电路410的输出端与相位合成器420连接，相位合成器420用于执行上述任意实施例所述的时钟信号输出方法。

本实施例的时钟信号输出系统，在反馈控制电路不断反馈和调整执行单元的受控信号的过程中，通过相位合成器对受控信号进行补偿，可以快速输出相位准确的目标时钟信号，输出供外部电路使用，提高了输出目标时钟信号的精度和速度。

图8为本发明实施例四提供的一种时钟信号输出系统的实现示意图。如图8所示，反馈控制电路410为锁相环电路；锁相环电路包括：鉴相器10、环路滤波器20以及受控信号生成器30，受控信号生成器30包括压控振荡器或数字频率合成器；鉴相器10的第一接收端a1用于接收参考时钟信号；鉴相器10的第二接收端a2与受控信号生成器30的输出端c2连接，用于传输反馈信息；鉴相器10的第一输出端a3与环路滤波器20的输入端b1连接；鉴相器10的第二输出端a4与相位合成器420的第一输入端d1连接，用于将参考时钟信号ui与受控信号uf的相位差输出至相位合成器420；环路滤波器20的输出端b2与受控信号生成器30的输入端c1连接，受控信号生成器30的输出端c1与相位合成器420的第二输入端d2连接。

具体的，鉴相器10用于根据参考时钟信号ui和受控信号uf计算得到鉴相值(相位差)pe，相位合成器420用于根据pd对uf进行补偿，得到目标时钟信号uo，从而实现目标时钟信号相位的快速准确锁定。

进一步的，在参考时钟信号ui与受控信号uf的相位差小于设定阈值的情况下，相位合成器420为关闭状态。

具体的，锁相环电路是一种闭环的反馈控制电路，本实施例中锁相环电路和相位合成器420是串行工作的，在锁相环电路达到相位锁定之后，uf和ui的相位差即可达到要求，则相位合成器420的补偿功能可以关闭，直接输出锁相环电路输出的受控信号即可。

在上述实施例的基础上，本实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被时钟信号输出装置执行时实现本发明上述任意实施例中的时钟信号输出方法，该方法包括：获取反馈控制电路中参考时钟信号与受控信号的相位差；根据所述相位差补偿所述受控信号，生成目标时钟信号；输出所述目标时钟信号。通过上述技术方案，实现了快速锁定目标时钟信号的相位，输出目标时钟信号的精度和速度。

当然，本发明实施例所提供的一种包含计算机可执行指令的存储介质，其计算机可执行指令不限于如上所述的时钟信号输出方法操作，还可以执行本发明任意实施例所提供的时钟信号输出方法中的相关操作，且具备相应的功能和有益效果。

通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本发明可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(read-onlymemory，rom)、随机存取存储器(randomaccessmemory，ram)、闪存(flash)、硬盘或光盘等，包括若干指令用以使得一台计算机相位合成器(可以是个人计算机，服务器，或者网络相位合成器等)执行本发明各个实施例所述的时钟信号输出方法。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。