专利名称：可在低电压下运作的两级模数转换电路的制作方法
技术领域：
本发明涉及一种模数转换(A/D)电路，特别是涉及一种包括一个减运算电路和低精度和高精度的两个模数转换器的两级模数转换电路。
A/D转换电路的本质是用数字电路来处理模拟信号。现在人们已设计出各种A/D转换电路并投入使用。作为一种A/D转换电路的两级A/D转换电路为该领域的技术人员所熟知。
如图1所示，一种现有的两级A/D转换电路中包括一个输入要被转换的模拟信号的输入端IN、一个第一缓冲电路BF1、一个低精度A/D转换器AD1、一个减运算电路SUB、一个第二缓冲器BF2、一个高精度A/D转换器AD2、以及一个输出缓冲器OBF。该缓冲电路BF1作为采样/保持(S/A)电路用于对模拟信号采样，并保持采样电平。被采样保持的模拟电平经低精度A/D转换器AD1进行低精度的A/D转换；同时产生表示高位或高有效位的数字数据并输入到输出缓冲器OBF和减运算电路SUB。
减运算电路SUB上带有一个模拟电压输入节点或端子1、一个减运算结果输出端2、一个减运算电阻Rs、以及一个数模(D/A)转换器DA1。来自A/D转换器AD1的数字数据经D/A转换器DA1进行D/A转换。该D/A转换器DA1由多个单位电流源和开关(两者都未示出)组成，用于在电流端4a产生代表数字数据D1的电流并在另一电流端4b产生其互补电流。也就是说，在端子4a的电流值14a随着数字数据D1数值的增大而增大。电流I4a流经电阻Rs并在其两端产生电压差。这样，减运算电路SUB减去对应于从采样模拟电平转换而得的数字数据的最高有较数据位的模拟电平。
该减运算的结果(即剩余的模拟电平)输入到高精度A/D转换器AD2并进行A/D转换，同时产生代表低位或低有效位的其他数字数据D2，并输入到输出缓冲器OBF。该输出缓冲器OBF把这两个数字数据D1和D2合并，并作为对应于该采样模拟电平的数字数据进行输出。
图2表示图1中的减运算电路SUB的输出端2的电压V2与减运算电路SUB的输入端1的电压V1之间的关系，以及分别流过端子4a和4b的电流I4a和I4b与电压V1之间的关系。当电压V1增高时，阶段式地把来自单位电流源的电流加到电流I4a上，相反地，阶段式地从电流I4a减去单位电流源的电流，如图2所示。电压V2为从电压V1减去电流I4a与电阻Rs的电阻值Rs的乘积I4a×Rs所得的结果。
图3所示的是在日本专利特开平5-95287中公开的两级A/D转换电路，其中与图1所示结构相同的部分以相同的附图标记表示，并略去其具体说明。在该转换电路中，D/A转换器DA1的电流端4a和4b分别与电阻Rs的两端3和5相连，即减运算电路SUB的输出端2和输入端1。在图1的转换电路中，流入端子4a的电流是从BF1输出并流经电阻Rs后。才流入端子4a的。因此，如果BF1的输出阻抗较高。电流I4a中就包含了由于该高输出阻抗所产生的误差。相反，在图3中，电流I4a和I4b都来自缓冲器BF1，并且电流I4a与电流14b互补地变化。D/A转换器DA1的总电流Ifs由(1)式得出Ifs=I4a+I4b(1)相应地，从缓冲器BF1流出经过端子1流入D/A转换器DA1的电流为常量，而与端子1的电压值V1无关。即使BF1的输出阻抗较高也不会产生误差。在此，在端子1和2的电压V1和V2以及在端子4a和4b的电流的特性曲线与图2所示相同。
但是，这些A/D转换电路中存在如下问题减运算电路SUB的输出电压V2表示被采样的模拟电平减去在电阻Rs两端的电压降Rs×I4a。该电压降的最大电平为Vfs(=Rs×Ifs)。因此，当电源电压下降或模拟信号的振幅变大时，缓冲器电路BF2不能运作。例如，如果电源电压Vcc设为2.5V，该A/D转换器的振幅电压Vfs设为0.5V,V1的中值电压设为等于电源电压Vcc的中值电压1.25V，电压V2的中幅电压为1V。如果缓冲器BF2为由双极晶体管形成的差分电路，由于基-射电压VBE为0.8V，而差分缓冲器的恒流源晶体管的集-射电压Vcc最多只为0.2V。则该晶体不能导通。如果模拟信号的振幅电压Vfs增大情况会更槽。
本发明的目的在于提供一种改进的两极A/D转换电路。
本发明的另一目的在于提供一种能在低电源电压下运作的两级A/D电路。
本发明的A/D转换电路的主要特点是在减运算电阻的一端与电源端之间增加一个电流源。
采用这种方案，与现有转换电路不同的是提供给高精度A/D转换器的电平升高。相应地构成A/D转换电路各部分的每个晶体管即使在电源电压较低或输入模拟信号的振幅较大时也可得到使晶体管运作起来的必要偏压。
在下文结合附图的说明中，本发明的目的、优点和特点将变得更加清楚。其中
如下图1为说明一种现有的A/D转换电路的方框图；图2表示图1所示的A/D转换电路的电压和电流特性曲线；图3为说明另一种现有技术的A/D转换电路的方框图；图4(a)、4(b)和4(c)为本发明的第一实施例的两级A/D转换电路的方框图，其中4(a)为BF1的部分电路图，图4(c)为DA1的电路图；图5表示图4所示的A/D转换电路的电压和电流特性曲线；图6为本发明第二实施例的两级A/D转换电路的方框图；图7表示图6所示的A/D转换电路的电压和电流特性曲线；图8为本发明第三实施例的两级A/D转换器的方框图；图9表示图8所示的A/D转换器的电压和电流特征曲线；图10为本发明的第四实施例的A/D转换器的方框图；图11为本发明的第五实施例的A/D转换器的方框图；图12为图11所示的调整电路CAL的第一实例的电路图；图13为图11所示的调整电路CAL的第二实例的电路图；图14为本发明第六实施例的A/D转换器的方框图。
如图4(a)所示，图中表示本发明的第一实施例，其中与图3所示相同的结构以相同的标号表示，对该部分的具体描述在此省略。在该A/D转换电路中，还提供一个电流源IRs。该电流源IRs的一个端子连接到节点3或减运算电路SUB的输出端2，另一端子连接到电源线Vcc以接收正电势。
在操作中，要被转换的模拟信号V1传输到连接BF1的输入节点或端子IN。该BF1采样并保持该模拟电平，并把该采样后的模拟电平传输到低精度A/D转换器AD1以获得该数字数据的高位数据或高有效位数据。减运算电路SUB由D/A转换器DA1和减运算电阻Rs组成。但是，在本例中，由于提供了电流源IRs，该电流IRs从节点3流经减运算电阻Rs流到节点5。换句话说，在端子2的电压V2改变或升得比被采样模拟电平V1高。
由于流入A/D转换器AD1和BF2的电流都基本上等于零，除了流经减运算电阻Rs的电流IRs外，还有经端子1，流入BF1的电流I1、分别流入D/A转换器DA1的端子4a和4b的电流I4a和I4b、以及流过电流源IRs的电流Ir。相应地，可以得出下关系式Ifs=I4a+I4b=Ir-I1(2)IRs=Ir-I4a=I1+I4b(3)Ifs为D/A转换器DA1的总电流。电压V1和V2之间的电势差由下式给出V2-V1=Rs.IRs(4)当输入电压V1等于被采样模拟电平的中值电平时，得出下列方程I4a=I4b=Ifs/2(5)那么，如果把电压V1和V2的振幅中值分别称为V1m和V2m，把方程(3)和(5)代入方程(4)可以得出下列关系式V2m-V1m=Rs×(Ir-Ifs/2)(6)=Rs×(I1+Ifs/2)(7)该式表示在振幅中值处升高的电压。相应地，要满足V2m＞V1m的要求，其条件为Ir＞Ifs/2(8)另外，不管V1的数值为多少，要满足V2＞V1的关系，其条件由下式给出当I4a=Ifs时，IRs＞0(9)把方程(9)代入方程(3)中，得Ir＞Ifs(10)这是不管V1的数值为多少，V2的数值总是升高的条件。请注意在本例中I1＞0。
图3所示为在图4的电路中在端子1和2的电压V1和V2与流入端子4a和4b的电流I4a和I4b的特性曲线。从图中的曲线可以得到如下关系式Ir=I4a+I4b=Ifs(11)I1=0(12)在本例中，把方程(12)代入方程(3)可得IRs=I4b(13)相应地，电压V2相对于电压V1上升了Rs.I4b。
在该电压振幅的中值处，V2相对于V1升高的数值可以由方程(7)得出V2m-V1m=Rs×Ifs/2(14)缓冲器电路BF1中通常包括一个接收模拟信号的输入缓冲器，一个保持电容和一个输出缓冲器。该输出缓冲器如图4(b)所示。该电路结构满足上述I1=0的条件。从而可以改善输入和输出特性曲线的畸变。特别地，该输入和输出特性曲线的畸变主要是由于集电极电流所引起的基-射电压的改变而产生的。在4(b)的电路中，选择大小相同的晶体管作为晶体管T1和T2，该电路中还没有包含晶体管T3且结构与包含晶体管T1的差分缓冲器相同的差分缓冲器。由于Ia1与Ia3相等，如果输出电流I11为零则有Ia1=Ia2。相应地，在设计中总是使晶体管T1的基-射电压VBE(T1)等于晶体管T2的基-射电压VBE(T2)而与输入电压无关。因此，即使晶体管T1使在节点4-3处的第一输出信号out1B发生畸变，晶体管T2会产生大小相同且相反的畸变，结果两种畸变相互抵消，结果畸变为零，从而使在输出端4-1输出的最终输出信号out1A没有畸变。因此，在端子1连接的输出端4-1处的电流I1基本上等于零。另外，把由电容(未示出)采样并保持的模拟电平提供给输入端4-12。把参考电压提供给另一输入端4-11，在本实施例中没有使用另一输出端4-2。要输入低精度A/D转换器AD1的模拟电平从晶体管T2的基极输出。
如图4(c)所示，D/A转换器DA1中包括多个开关S1-S8以及多个单位电流源61-68，并按图中所示的方式连接。每个开关S的状态根据数字数据D1的内容而改变，使得流入电流端4a的电流I4a随着数据D1的数值的增大而增加。流入另一电流端4b的电流I4b相应地减小。也就是说，电流I4a和I4b互补地改变。
在图6所示的本发明的第二实施例中，电流源Ibs的一端连接到在减运算电路SUB的输入端1一侧的节点5，另一端连接到在低电势一侧的电源VEE上，它用于输出电流Ib。这是与图4不同之处。其他元件与图4所示相同，因此对于相同的部分只用相同的符号予以标记，并省略进一步的描述。
可以把图6的电路中新增的电流源Ib产生的的电流Ib代替图4的电路中的电流I1来说明本实施例的操作。即，减运算电路SUB周围的电流之间的关系由方程(2)、(3)得出Ifs=I4a+I4b=Ir-Ib(15)IRs=Ir-I4a=Ib+I4b(16)在电压振幅中值的电压增量由方程(17)得出V2m-V1m=Rs×(Ib+Ifs/2)(17)在本例中，设置电流Ifs、Ir和Ib使其满足方程(15)，设计该装置使流入BF1的电流或流出BF1的电流为零。
在第一实施例中，为了使V2不管在V1为何值时都能得到升高，则必需满足Ir＞Ifs的条件，在本例中，需要I1＞0。但是在第二实施例中，当保持I1=0时，也可能有V2＞V1。
图7表示在图6所示电路的端子1和2处的电压V1和V2的特性曲线。与图5所示的实例相比，电压V2的电平的增量为对应于由升压电流Ib产生的升压成分的Rs.Ib。
图5表示本发明的第三实施例。与输入到模拟输入节点IN的信号反相的信号输入到模拟输入节点IN的补输入节点INb。用于模拟输入节点IN的被输入节点INb的升压电流源IRsb和减运算电路SUB相似。用于补输入节点INb的减运算电路SUBb的输入端和输出端分别称为1b和2b、在减运算电路SUBb的D/A转换器称为D/A转换器DA1b。另外，减运算电阻Rsb与用于通常的减运算电路SUB的减运算电阻Rs相同，其阻值等于Rs。另外，在D/A转换器DA1b的两输出端中，连接到端子2b一侧的输出端称为4ab，而连接到端子1b一侧的输出端称为4bb，减运算电路SUB的特性由方程(2)和(3)表示。另外，经过端子1b和2b的电压V1b和V2b的振幅中值分别称为V1bm和V2bm，则减运算电路SUBb的特征可以由下式表示
Ifs=I4ab+I4bb=Irb-I1b(18)IRsb=Irb-I4ab=I1b+I4bb(19)另外，可以这样设计该装置，使其可以满足下列类似方程(11)、(12)和(14)的等式Ifs=I4ab+I4bb=Irb (20)I1b=0 (21)V2bm-V1bm=Rs×Ifs/2(22)其它关系式的推导与图4所示的例子相同，因此在这里省略对其进一步的说明。
图9所示的为在图8中减运算电路SUBb的输入端1b和输出端2b上的电压V1b和V2b，以及流入端子4ab和4bb的电流I4ab和I4bb与横座标上的端子1的电压V1之间的关系。该减运算电路SUB的特征曲线与图5中的相同，从它们之间的比较可以清楚地看出，当V1和V2作为差分信号改变时，V2和V2b作为差分减运算信号产生。
在本例中，有必要确定A/D转换器AD1、D/A转换器DA1和减运算电阻Rs之间的连接关系，以及A/D转换器AD1、D/A转换器DA1b和减运算电阻Rsb之间的连接关系，使得电流I4a和I4bb具有相同的特性曲线，电流I4b和I4ab具有相同的特性曲线。更特别地，例如，D/A转换器DA1和D/A转换器DA1b的电路结构相同，而D/A转换器DA1和D/A转换器DA1b的读出方向相反，这样D/A转换器DA1的端子4a对应于D/A转换器DA1b的端子4bb,D/A转换器DA1的端子4b对应于D/A转换器DA1b的端子4ab。
图10表示的本发明第四实施例的结构，如果图8中电路D/A转换器DA1和D/A转换器DAb之间的连接关系与本实施例的D/A转换器DA1和D/A转换器DA1b之间的连接关系相比可以发现有所不同。即，在本实施例中，D/A转换器DA2的输出端4a和4ab分别连接到端子2和2b，而另一个D/A转换器DA2b的输出端4b和4bb分别连接到端子1和1b。
使补偿电流值流入每个D/A转换器的两输出端，以说明该装置的操作，在图8的第三实施例中，该入D/A转换器DA1和D/A转换器DA1b的两输出端的对应成份为电流对I4a、I4bb和I4ab、I4bb，它们的特性曲线分别与图5和图9所示相同。从图5和图9可以看出，除了在结合图8的描述中提到的电流外，还有对应的互补电流对I4a、I4ab和I4b、I4bb。通过设计如图10所示的D/A转换器DA2和D/A转换器DA2b，有可能获得类似于图5和图9所示的特性曲线。
在图11所示的本发明第五实施例中，新增加了用于调节升压电流源IRs的电流调节电路CAL。调节电路CAL上带有输入端6和7、用于校正模式信号CM的输入端9、以及用于电流源IRs的电流调节信号的输出端8。端子7和6分别连接到减运算电路SUB的端子1和2、端子8连接到有电流源IRs的电流控制端。使用该调节电路CA1的目的是通过在所需数值上的精确比较D/A转换器DA1内的总电流值Ifs与升压电流源IRs的电流值Ir，从而通过精确匹配消除掉由于生成值的不均性而导致的误差。
接着，说明该装置的操作过程。如上文结合图5的说明中所述，当在D/A转换器DA1内的所有电流源的总和Ifs等于图11中升压电流源的电流值Ir，则流入BF1的电流I1变为零。在本例中，在端子1和2处的电压V1和V2之间的关系如图5所示。当端电压V1接近满度电压时，电流I4b为零，流入减运算电阻Rs的电流IRs为零。相应地，端电压V1和V2相等。换句话说，当把调节电路CAL置于校正模式(在这一状态下把满度信号输入模拟信号输入端)，则控制升压电流源使电压V1和V2相等，有可能使Ifs与Ir相等并把它设置为所需的电流值。在校正模式中，低精度A/D转换器AD1也被动作起来。
图12为图11的调节电路CAL的一个更特殊的实施例。与Ifs保持精确比例关系的参考电流Irep通过利用在D/A转换器DA1内的每个单位电流源的复制电路和加到D/A转换器DA1上的偏压产生。电流Irep传输到由PMOS采用MOS电流镜像电路形成的升压电流源IRs。通过用插入MOS电流镜像电路的一部分中的可变电流源电路IP，改变电流镜像电路的比率，可以调节电流IRs。
现在说明该装置的结构，偏压电路BS的输出电压VB到D/A转换器DA1，并连接到晶体管T1的基极，晶体管T1的发射极经电阻R1连接到电源VEE，作为D/A转换器DA1的复本的电流源Irep由晶体管T1和电阻R1形成。另外晶体管T1的集电极连接到晶体管T2的栅极和漏极，晶体管T2的源极连接到电源Vcc，晶体管T3的栅极连接到晶体管T2栅极，晶体管T3的源极连接到电源Vcc，这样就形成由晶体管T2和晶体管T3组成的电流镜像电路。
另外，晶体管T3的漏极连接到晶体管T4的栅极和漏极，晶体管T4的源极连接到晶体管T4的电源VEE，晶体管T4的栅极连接到晶体管T6的栅极和可变电源源电路Ip，这样就形成由晶体管T4和晶体管T6以及可变电流源电路Ip组成的电流镜像电路。另外，晶体管T6的漏极与可变电流源电路Ip相连，晶体管T6的漏极连接到晶体管T5的漏极，晶体管T5的源极连接到电源Vcc，晶体管T5的栅极经端子8连接到晶体管T7的栅极(该晶体管T7作为升压电流源IRs)以控制升压电流Ir的电流值。
可变电流源电路Ip由并联于电源VEE与输出端之间的晶体管M1-Mn构成，其中晶体管M1-Mn的栅极分别连接到开关S1-Sn。这样连接开关使其受来自计数电路CNT的数字输出信号的控制。计数电路CNT上带有用于使计数器内的数值初始化的复位号RSET输入端Rs，以及用于使计数器计数的计数信号的输入端CT。
计数信号由一个三输入端的与非(NAND)电路产生。该NAND电路的三个输入端分别连接到时钟信号CLK的一个端子、比较器CMP的输出端以及通过端子9连接到校正模式信号CM。另外，比较器CMP的正极经端子7连接到减运算电路SUB的端子1，比较器CMP的负极经端子6连接到减运算电路SUB的端子。
现在说明该装置的操作过程，在调节电路CAL中的可变电流源电路Ip内采用在晶体管M1侧具有大电流值的二进制加权电流源。另外，计数器CNT采用通常的二进制计数器，且在M1一侧有高位端子在Mn一侧有低位端子。现在假设在电路Ip中只有晶体管M1被开关S1导通，则这样设计器件使升压电流源的电流值Ir等于D/A转换器DA1中的总电流值Ifs。
在本例中，如果把晶体管T6的电流值称为IT6，而晶体管M1-Mn的电流值称为IM1-IMn，则电流源IRs的电流值的变化范围如下IT6IT6+IM1·Ifs≤IrsIT6+Σk=1nIMKIT6+IM1·Ifs---(23)]]>
至于其操作过程，首先，把满度电压赋予输入信号后，通过初始化信号把计数器CNT中的数值设为初始值，即为零。在这种状态下，由于该器件这样操作使在电路Ip的单位电流源的开关S1-Sn关闭，则电流源的电流IRs取由方程(23)所示的最小值。由于I4a等于Ifs，则该流过图11中的减运算电阻Rs的电流由下式给出IRs=IT6/(IT6+IM1)×Ifs-Ifs=-IM1/(IT6+IM1)×Ifs(24)这表明端子1和端子7的电压V1高于端子2和端子6的电压V2。
从而，比较器CMP的输出变为高电平，这样当校正模式信号从低电平切换到高电平时，时钟信号CLK经NAND电路传输到另一信号端CT。换句话说，计数电路CNT这样操作使该计数器CNT中的数值增加的步长为“1”。在电路Ip中的单位电流源根据计数器CNT中的数值增加依次打开。结果，电流源Ivs的电流值Ir逐步接近D/A转换器DA1的最大电流值Ifs。由于端子6的电压V2在Ir略大于Ifs(但它们最终会相等)的某个数值处变得大于端子7的电压V1，则比较器CMP的输出从高电平变为低电平。因此，NAND电路变为不通电状态，CT信号停止，然后校正模式信号CM变为低电平，并完成校正操作。
在计数器CNT中的保留校正Ir使其等于Ifs的数值直到复位信号RSET输入。
表示调节电路CAL的另一实例的图13中的电路与图12中的电路之间不同之处在于电流镜像电路的级数减小，并且可变电流源电路Ip连接到第一电流镜像电路。
下面说明调节电路CAL的结构，偏压电路BS的输出电压VB输出到D/A转换器DA1，并再接到晶体管T1的基极，晶体管T1的发射极经电阻R1至接到电源VEE，构成电流源Irep，该电流源是由晶体管T1和电阻R1组成的D/A转换器DA1的再现电路。另外，晶体管T1的集电极连接到电路Ip和晶体管T6的栅极和漏极，其中晶体管T6的源极连接到电源Vcc，并且该连接点还连接到输出端8和升压电流源IRs。电路Ip、计数电路CNT、NAND电路以及比较器CMP的结构和它们的说明与图12中的电路相同，因此其说明在此省略。
该电路的操作除下列几点外基本上与图12中电路的操作相同，其不同点是，当通过初始化信号RSET使计数器CNT内的数值初始化为初始值零，该电路的动作使电路Ip中所有单位电流源导通。在这种情况下，电流源Ir的电流值为方程(23)中的最小值。当计数器CNT中的数值以“1”为步长增加时，该装置这样动作使可变电流源电路Ip中的电流随着升压电流源IRs的逐步增加而逐步减小。其他运作方式与图12所示的电路相同，因而在此省略其具体说明。
如图14所示的本发明第六实施例比图6所示的第二实施例的电路多加了一个电阻Rc和电流调节电路CAL。用于电流检测的电阻Rc位于BF1和端子1之间，图11至图13所示的电流调节电路CAL的输入端6连接到电阻Rc的端子1，而其端子7连接到电阻Rc的BF1侧的端子。
现在说明该装置的运作过程，当选择Ib、Ir和Ifs的电流值使其满足方程(15)，则从端子1流入BF1的电流或从端子1流出BF1的电流为零。相应地，在电阻Rc中流动的电流为零，端子7的电压和端子6和1的电压V1相等。利用这一事实，通过把调节电流设为校正模式，控制升压电流使电压V1和V7相等，可以设定各种电流值以满足方程(15)。在该运作过程中，与图11所示电路不同之处在于，不必预选把输入模拟信号设为满度电压，而对任何电压值都可以进行校正。
该调节电路CAL的结构与图12和图13所示的相同。把升压电流源Ies设为满足方程(15)。相应地，把方程(23)中的Ifs换为Ifs+Ib得IT6IT6+IM1·(Ifs+Ib)≤Ir≤IT6+Σk=1nIMKIT6+IM1·(Ifs+Ib)---(25)]]>电流Ir在上述范围内变化。
如上文所述，根据本发明的A/D转换器在减运算电路的输出端增加了升压电流源，通过使从减运算电路的输出一侧流到其输入一侧，使得经过减运算后的电压升高。相应地，该装置的效果是即使在运作过程中的减运算后，该缓冲器电路也可以在低电压下运作。
另外，该电路还带有用于把升压电流源的电流值和用于执行减运算的D/A转换器的电流值调节为所需的值的校正电路，因此，即使升压电流源中存在误差也可以进行调节，从而实现高精度的A/D转换操作。
显然本发明不限于上述实施例，在不脱离本发明的精神和范围内还可以作出各种改变和变化。
权利要求
1.一种A/D电路，其特征在于，其中包括一个输入要转换的模拟电压的第一端子；一个与所述第一端子耦合，以产生对应于所述模拟电压的第一数字数据的第一A/D转换器；一个与所述第一A/D转换器的输出相耦合，并在第一和第二电流输出产生对应于所述第一数字数据的第一和第二电流的D/A转换器；一个第二端子；一个具有与所述第一端子和所述第一电流端相耦合的第一端，以及与所述第二端子和所述电流端相耦合的第二端的电阻；一个与所述第二端子耦合，以在所述第二端子产生对应于电压电平的第二数字数据的第二A/D转换器；以及耦合于所述第二端子和电源电压线之间的电流源；所述第一和第二数字数据相结合作为转换后的数字数据输出。
2.如权利要求1所述的A/D转换器，其特征在于所述第一和第二电流根据所述第一数字数据表示的数值互补地改变，使得在所述第二端子的电压电平向所述电源电压线上的电源电压改变。
3.如权利要求1所述的A/D转换器，其特征在于所述电流源产生的电流大于所述第一和第二电流的总和。
4.如权利要求3所述的A/D转换器，其特征在于其中还包括与所述第一端子耦合，以把所述模拟电压输入所述第一端子的缓冲电路，所述缓冲电路基本上不向所述第一端子输出电流。
5.一种A/D转换器，其特征在于，其中包括一个对模拟电压进行A/D转换后输出第一数据的第一A/D转换器；一个用于输出对应于所述第一数据的第一电流的D/A转换器；一个与所述模拟电压以及所述电流耦合，以接收所述模拟电压和电流的电阻(Rs)；一个输出对应于从所述电阻输出的电压电平的第二数据的第二A/D转换器；以及产生流过所述电阻的第二电流以使所述电压电平相对于所述模拟电压升高的电流源。
6.如权利要求5所述的A/D转换器，其特征在于把所述第二电流设为由所述的D/A转换器产生的总电流值，使所述的电压电平的中值等于所述模拟电压的中值或在所述电阻接收到所述总电流的一半的总和时，使所述电压电平的中值比所述模拟电压的中值大在所述电阻两端的电压降的数值。
7.如权利要求1所述的A/D转换器，其特征在于所述A/D转换器中包括一个带有第一D/A转换器和第一减运算电阻的第一减运算电路；一个带有第二D/A转换器和第二减运算电阻的第二减运算电路；该第一和第二减运算电路形成差分结构，其各自的差分输入端分别连接到所述第一A/D转换器，所述第一A/D转换器的输出端再接到所述第一减运算电路和第二减运算电路，所述第一D/A转换器和第二D/A转换器的第一输出端分别连接到所述第一减运算电阻和第二减运算电阻的输出端，所述第一D/A转换器和第二D/A转换器的第二输出端分别连接到所述第一减运算电阻和第二减运算电阻的输入端，第一电流源和第二电流源分别连接到所述第一减运算电阻和所述第二减运算电阻的输出端。
8.如权利要求1所述的A/D转换器，其特征在于所述A/D转换器中包括一个带有第一D/A转换器和第一减运算电阻的第一减运算电路；一个带有第二D/A转换器和第二减运算电阻的第二减运算电路；该第一和第二减运算电路形成差分结构，其各自的差分输入端分别连接到所述第一A/D转换器，所述第一A/D转换器的输出端再接到所述第一减运算电路和第二减运算电路，所述第一D/A转换器的第一和第二输出端分别连接到所述第一减运算电阻的输出端和第二减运算电阻的输出端，所述第二D/A转换器的第一和第二输出端分别连接到所述第一减运算电阻的输入端和第二减运算电阻的输入端，第一和第二电流源分别连接到所述第一和第二减运算电阻的输出端。
9.如权利要求1所述的A/D转换器，其特征在于其中还包括用于调节位于所述减运算电路输出侧的所述电路(IRs)的大小的电流调节电路，以使所述减运算电路输入电压与输出电压相等。
10.如权利要求1所述的A/D转换器，其特征在于其中还包括位于所述第一采样保持器的输出端与所述减运算电路的输入端之间的电阻；以及用调节所述升压电流(IRs)的大小，使在所述第一采样保持器的输出端的电压与在所述减运算电路的输入端的电压相等的电流调节电路。
全文摘要
本发明涉及一种称为两级A/D转换电路的A/D转换电路,其中包括减运算电路和低精度A/D转换器AD1和高精度A/D转换器AD2。本发明的目的是提供一种能在低电源电压下运作的两级A/D转换电路。本发明的A/D转换电路的主要特点是在减运算电阻Rs与电源端Vcc之间具有一个电流源IRs。由BF1采样的模拟电平V1输入到低精度A/D转换器AD1。减运算电路SUB由D/A转换器DA1和减运算电阻Rs组成。
文档编号H03M1/38GK1213228SQ9812010
公开日1999年4月7日 申请日期1998年9月29日 优先权日1997年9月30日
发明者三石昌史 申请人:日本电气株式会社