r>【具体实施方式】
[0044]以下说明内容的技术用语参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。
[0045]本发明的公开内容包含像素时钟脉冲产生电路与方法，能够在芯片中产生准确的像素时钟脉冲，以减少电路板上因设置石英晶体振荡器所需的额外绕线而引起的电磁干扰。该像素时钟脉冲产生电路与方法可应用于将高速影像接口的影像讯号转换为视频图形数组的影像讯号的影像格式转换芯片，在实施为可能的前提下，本技术领域普通技术人员能够依本说明书的公开内容来选择等效的组件或步骤来实现本发明，亦即本发明的实施并不限于后叙的实施例。由于本发明的像素时钟脉冲产生电路及影像格式转换芯片所包含的部分组件单独而言可能为已知组件，因此在不影响该装置发明的充分公开及可实施性的前提下，以下说明对于已知组件的细节将予以节略。此外，本发明的像素时钟脉冲产生方法可藉由本发明的像素时钟脉冲产生电路或其等效装置来执行，在不影响该方法发明的充分公开及可实施性的前提下，以下方法发明的说明将着重于步骤内容而非硬件。
[0046]请参阅图3，其为本发明的影像格式转换芯片的一实施例的示意图。影像格式转换芯片300包含参考时钟脉冲产生电路310、图像处理电路320、时钟脉冲调整电路330、格式产生电路140、数字模拟转换器150以及水平/垂直同步信号产生电路160。参考时钟脉冲产生电路310是一种主动式的时钟脉冲产生电路，主动式意谓参考时钟脉冲产生电路310不需参考任何其他讯号即可自行产生一个可供参考的时钟脉冲讯号。在一个较佳的实施例中，参考时钟脉冲产生电路310可以用电感电容谐振振荡器(LC tank)来实作，其内部的构造及连接方式可以例如图4所示，包含电流源410、电感420及430、电容440以及晶体管450及460。电感电容谐振振荡器的动作元理为本技术领域普通技术人员所熟知，故不再赘述。其他对温压反应不剧烈及频率抖动(jitter)小的主动式时钟脉冲产生电路亦可用来实作本发明的参考时钟脉冲产生电路310。请再参阅图3，图像处理电路320解析出高速影像接口的影像讯号的链接时钟脉冲，并依据链接时钟脉冲对高速影像接口的影像讯号进行译码，以产生影像数据及控制讯号。影像数据是影像讯号所携带的数据，例如是RGB格式或YUV格式。控制讯号是周期性的讯号，其频率与水平/垂直同步信号产生电路160所产生的同步讯号(水平同步讯号Hsync或垂直同步信号Vsync)的频率相关。时钟脉冲调整电路330依据参考时钟脉冲及控制讯号产生像素时钟脉冲。格式产生电路140接收控制讯号及影像数据，并参考像素时钟脉冲将原本属于链接时钟脉冲时域的影像讯号转换为属于像素时钟脉冲时域的影像讯号。像素时钟脉冲时域的影像讯号经由数字模拟转换器150及水平/垂直同步信号产生电路160的处理，分别产生模拟格式的影像讯号以及水平同步讯号Hsync与垂直同步信号Vsync。
[0047]值得注意的是，在图3所示的实施例中，时钟脉冲调整电路330依据参考时钟脉冲产生电路310及图像处理电路320的输出而产生像素时钟脉冲，因此参考时钟脉冲产生电路310、图像处理电路320及时钟脉冲调整电路330可以视为本发明的像素时钟脉冲产生电路。在某些情况下，图4所示的电感电容谐振振荡器的电容及电感可能因为制程的不准确性而造成电容值及电感值的误差，导致参考时钟脉冲的频率产生偏移。即使是些微的频率偏移，影像格式转换芯片在长时间的操作后，亦会造成高速影像接口的影像讯号与视频图形数组的影像讯号愈来愈不同步，使得显示的影像画面出现问题。另一方面，因为在DisplayPortl.2标准的规范中特征讯号Mvid及Nvid不能再被参考,也就是无法推知像素时钟脉冲的频率，因此本发明更提出一种像素时钟脉冲产生电路，在参考时钟脉冲不够准确以及像素时钟脉冲的频率未知的情形下，亦能产生准确的像素时钟脉冲。
[0048]请参阅图5，其为本发明的像素时钟脉冲产生电路的一实施例的功能方块图。像素时钟脉冲产生电路500包含参考时钟脉冲产生电路310、图像处理电路320以及时钟脉冲调整电路330。时钟脉冲调整电路330包含除频器331、332与336、相位误差侦测电路333、频率设定电路334以及非整数频率合成电路335。图像处理电路320所产生的控制讯号经除频器331除频后输出至相位误差侦测电路333，另一方面，相位误差侦测电路333同时参考经过除频器332除频后的回授时钟脉冲来产生相位误差信息。回授时钟脉冲为像素时钟脉冲经除频器336除频后的时钟脉冲讯号。相位误差信息代表除频后的控制讯号以及除频后的回授时钟脉冲之间的相位差以及领先与落后的关系。频率设定电路334依据相位误差信息来产生设定值，非整数频率合成电路335依据设定值及参考时钟脉冲产生像素时钟脉冲。频率设定电路334可以利用比例积分控制器(proport1nal-1ntegral controller, PIcontroller)来实作，频率设定电路334与非整数频率合成电路335的动作原理为本技术领域普通技术人员所熟知，故不再赘述。
[0049]在一个较佳的实施例中，控制讯号为高速影像接口的影像讯号在主要链接(mainlink)上所承载的控制符号(control symbol)BS (blanking start)。控制符号BS为周期讯号，其频率等于视频图形数组的影像讯号的水平同步讯号Hsync的频率。视频图形数组的影像讯号包含多条像素线，且每一条像素线包含的像数个数为Htotal，因此控制符号BS的频率亦等于像素时钟脉冲的频率除以像素个数Htotal:
[0050]fBS=fpixelGLK/Htotal方程式⑵
[0051]除频器336所设定的除数X等于像素个数Htotal，如此一来回授时钟脉冲的频率便会与控制讯号的频率相同，相位误差侦测电路333、频率设定电路334以及非整数频率合成电路335便依据两者的相位误差信息来调整参考时钟脉冲以产生频率及相位皆准确的像素时钟脉冲。而一条像素线所包含的像素个数Htotal可以由主要链接中的主串流属性(main stream attributes, MSA)封包中解析出来。再者，高速影像接口的影像讯号的主要链接承载展频的讯号，展频的频率通常约为33kHz，而控制符号BS的频率范围约为15kHz?200kHz,由于两者接近，代表控制符号BS易受展频的影响，可能造成相位误差侦测电路333的判断较不准确，因此控制符号BS在传送至相位误差侦测电路333前先利用除频器331以除数Y除之使其频率降低以减少展频的影响。Y为大于I的正数，大的Y值可以让整体的回路带宽下降，以滤掉展频的影响，如此一来可以得到一个抖动更小的像素时钟脉冲。另一方面，为了配合控制讯号的频率下降，回授时钟脉冲也同时以除频器332以同样的除数Y除之，如此除频后的回授时钟脉冲与除频后的控制讯号的频率相同。在一个较佳的实施例中，除频器332及336可以整合为单一的除频器，此时该除频器的除数为X*Y。
[0052]承上所述，除了控制符号BS之外，高速影像接口的影像讯号在主要链接上亦承载可供本发明利用的另一个周期性的控制讯号VBID[0]，其频率等于视频图形数组的影像讯号的垂直同步信号Vsync的频率，亦即控制讯号VBID[0]的频率等于像素时钟脉冲的频率除以视频图形数组的影像讯号的一个画面的像素个数。视频图形数组的影像讯号的每一个画面包含Vtotal条像素线，且每一条像素线包含的像数个数为Htotal，因此控制讯号VBID [O]的频率等于:
[0053]fVB幽=fpixelCLK/(Htotal X Vtotal)方程式(3)
[00