54]此时除频器336所设定的除数X等于Htotal*Vtotal。通常一张画面包含许多条像素线，因此fVB_会比fBS小很多(亦即比展频频率小很多)，比较不会受到展频的影响。在这种情况下，除频器331及332的除数可以设定为I (等效不设置除频器331及332)。同样的，一个画面所包含的像素线个数Vtotal亦可以由主要链接中的主串流属性封包中解析出来。
[0055]综上所述，即使参考时钟脉冲产生电路310所输出的参考时钟脉冲的频率可能存在着一定程度的频偏，而且在像素时钟脉冲的频率未知的情况下，本发明亦可产生频率准确的像素时钟脉冲。本发明另提供一个较佳的实施例，请参阅图6，其为本发明的影像格式转换芯片的另一实施例的示意图。影像格式转换芯片600包含参考时钟脉冲产生电路610、图像处理电路320、时钟脉冲调整电路330、格式产生电路140、数字模拟转换器150以及水平/垂直同步信号产生电路160。在本实施例中，参考时钟脉冲产生电路610可以由时钟脉冲数据回复电路实作，藉由时钟脉冲数据回复技术从高速影像接口的影像讯号中解析出链接时钟脉冲，以作为时钟脉冲调整电路330的参考时钟脉冲，时钟脉冲调整电路330再依据此参考时钟脉冲产生像素时钟脉冲。图像处理电路320译码高速影像接口的影像讯号后将产生的控制讯号以及影像数据输出给格式产生电路140。格式产生电路140、模拟数字转换电路150及水平/垂直同步信号产生电路160的功能与图3所示的实施例相同，故不再赘述。
[0056]在本实施例中，时钟脉冲调整电路330依据参考时钟脉冲产生电路610及图像处理电路320的输出产生像素时钟脉冲，因此参考时钟脉冲产生电路610、图像处理电路320及时钟脉冲调整电路330可以视为本发明的像素时钟脉冲产生电路。请参阅图7，其为本发明的像素时钟脉冲产生电路的另一实施例的功能方块图。像素时钟脉冲产生电路700包含参考时钟脉冲产生电路610、图像处理电路320及时钟脉冲调整电路330。参考时钟脉冲产生电路610包含时钟脉冲数据回复电路611以及除频器612。图像处理电路320及时钟脉冲调整电路330的功能与图5所示的实施例相同，故不再赘述。时钟脉冲数据回复电路611所产生的链接时钟脉冲具有相对稳定的频率，对应高速影像接口的不同的传输速率，链接时钟脉冲的频率可能有162MHz、270MHz及540MHz等三种，在高速影像接口的影像讯号的接收端(即本发明的影像格式转换芯片)可以由主要链接取得此频率信息，故时钟脉冲调整电路330可以得知参考时钟脉冲的频率。如图5的实施例所述，时钟脉冲调整电路330同时参考控制讯号及参考时钟脉冲即可产生准确的像素时钟脉冲。
[0057]承上所述，由于链接时钟脉冲可能是一个展频的讯号，为了使像素时钟脉冲受展频的影响降低，链接时钟脉冲输出至时钟脉冲调整电路330的前，利用除频器612将其除频，以抑制展频的影响。展频讯号的频率约为30kHz?33kHz，只要经除频后的参考时钟脉冲的频率小于展频讯号的频率的十分之一(约3kHz)，就可以大幅降低展频的影响，因此可以依据链接时钟脉冲的频率及展频讯号的频率来设定除频器612的除数。在另一个实施例中，可以藉由把时钟脉冲调整电路330的非整数频率合成电路335的带宽设定至3kHz以下，来取代除频器612的功能，如此即便参考时钟脉冲产生电路610不设置除频器612，像素时钟脉冲产生电路700也可以降低展频讯号的影响。
[0058]请参阅图8，其为本发明的像素时钟脉冲产生方法的一实施例的流程图。除前述的像素时钟脉冲产生电路外，本发明亦相对应地公开了一种像素时钟脉冲产生方法，所产生的像素时钟脉冲可应用于将高速影像接口的影像讯号转换为视频图形数组的影像讯号。本方法由前揭像素时钟脉冲产生电路或其等效装置来执行。像素时钟脉冲产生方法利用高速影像接口的影像讯号产生像素时钟脉冲，该像素时钟脉冲可以用来产生视频图形数组的影像讯号。如图8所示，本发明的一实施例包含下列步骤:
[0059]步骤S810:产生参考时钟脉冲，以作为产生像素时钟脉冲时的参考。
[0060]步骤S820:处理高速影像接口的影像讯号以产生控制讯号。高速影像接口的主要链接承载周期性的控制符号，例如频率与视频图形数组的影像讯号的水平同步讯号Hsync的频率相同的控制符号BS，或是频率与视频图形数组的影像讯号的垂直同步信号Vsync的频率相同的控制讯号VBID[0]。因为控制讯号的频率与像素时钟脉冲的频率相关，所以可以被用来作为产生像素时钟脉冲时的参考。因此以下便依据参考时钟脉冲及控制讯号产生像素时钟脉冲；
[0061]步骤S830:依据控制讯号及一回授时钟脉冲产生相位误差信息。像素时钟脉冲的频率是回授时钟脉冲的频率的特定倍数，而且两者的相位相同。控制讯号与回授时钟脉冲的相位误差信息反应两者的相位差以及相位的领先/落后关系，也间接反应像素时钟脉冲的频率是否正确；
[0062]步骤S840:依据相位误差信息产生频率调整值，并依据频率调整值进一步设定非整数频率合成电路，非整数频率合成电路依据频率调整值及参考时钟脉冲产生像素时钟脉冲；
[0063]步骤S850:将新产生的像素时钟脉冲除以除数X以产生回授时钟脉冲；
[0064]步骤S860:判断是否已产生理想的像素时钟脉冲。如步骤S830所述，像素时钟脉冲的频率是回授时钟脉冲的频率的特定倍数，而除数X即为该特定倍数。当步骤S820的控制讯号为控制符号BS，则除数X为视频图形数组的影像讯号的一条水平扫描线所包含的像素个数Htotal，因此当像素时钟脉冲的频率达到稳定时，回授时钟脉冲的频率与控制符号BS的频率相同；而当步骤S820的控制讯号为控制讯号VBID[0]，则除数X为视频图形数组的影像讯号的一个画面所包含的像素个数，也就是一个画面所包含的水平扫描线个数Vtotal与Htotal的乘积(=Vtotal*Htotal),因此当像素时钟脉冲的频率达到稳定时，回授时钟脉冲的频率与控制讯号VBID[0]的频率相同。也就是说步骤S830所产生的相位误差信息可以间接反应像素时钟脉冲的频率是否正确。如果像素时钟脉冲还没达到正确或理想的像素时钟脉冲，则回到步骤S830，而如像素时钟脉冲己经达到正确或理想的像素时钟脉冲，则进行下一步骤；
[0065]步骤S870:输出像素时钟脉冲。
[0066]综上所述，本发明的像素时钟脉冲产生方法可以在参考时钟脉冲及像素时钟脉冲的频率皆未知的情况下，依据高速影像接口的影像讯号产生准确的像素时钟脉冲。上述的一条像素线所包含的像素个数Htotal以及一个画面所包含的水平扫描线个数Vtotal可以由高速影像接口的影像讯号的主要链接中的主串流属性封包中解析出。由于高速影像接口的影像讯号的主要链接通常承载展频的讯号，为了减低展频对像素时钟脉冲造成的影像，本发明的像素时钟脉冲产生方法更包含以下步骤:将控制讯号及回授时钟脉冲同时除以除数Y，以减少展频讯号的影像。其操作原理已在像素时钟脉冲产生电路的实施例中描述，故不再赘述。
[0067]由于本技术领域普通技术人员可藉由图5及图7的装置发明的公开内容来了解图8的方法发明的实施细节与变化，因此，为避免赘文，在不影响该方法发明的公开要求及可实施性的前提下，重复的说明在此予以节略。请注意，前揭图标中，组件的形状、尺寸、比例以及步骤的顺序等仅为示意，供本技术领域普通技术人员了解本发明之用，非用以限制本发明。另外，本技术领域人士可依本发明的公开内容及自身的需求选择性地实施任一实施例的部分或全部技术特征，或者选择性地实施多个实施例的部分或全部技术特征的组合，藉此增加本发明实施时的弹性。再者，前揭实施例虽以高速影像接口的影像讯号与